[{"@context":"http:\/\/schema.org\/","@type":"BlogPosting","@id":"https:\/\/wiki.edu.vn\/all2es\/wiki30\/intel-8086-wikipedia\/#BlogPosting","mainEntityOfPage":"https:\/\/wiki.edu.vn\/all2es\/wiki30\/intel-8086-wikipedia\/","headline":"Intel 8086 – Wikipedia","name":"Intel 8086 – Wikipedia","description":"before-content-x4 Microprocesador de 16 bits Intel 8086 after-content-x4 Un raro procesador Intel C8086 en paquete de inmersi\u00f3n de cer\u00e1mica p\u00farpura","datePublished":"2021-03-01","dateModified":"2021-03-01","author":{"@type":"Person","@id":"https:\/\/wiki.edu.vn\/all2es\/wiki30\/author\/lordneo\/#Person","name":"lordneo","url":"https:\/\/wiki.edu.vn\/all2es\/wiki30\/author\/lordneo\/","image":{"@type":"ImageObject","@id":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","url":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","height":96,"width":96}},"publisher":{"@type":"Organization","name":"Enzyklop\u00e4die","logo":{"@type":"ImageObject","@id":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","url":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","width":600,"height":60}},"image":{"@type":"ImageObject","@id":"https:\/\/upload.wikimedia.org\/wikipedia\/commons\/thumb\/a\/a2\/Intel_C8086.jpg\/220px-Intel_C8086.jpg","url":"https:\/\/upload.wikimedia.org\/wikipedia\/commons\/thumb\/a\/a2\/Intel_C8086.jpg\/220px-Intel_C8086.jpg","height":"147","width":"220"},"url":"https:\/\/wiki.edu.vn\/all2es\/wiki30\/intel-8086-wikipedia\/","wordCount":13970,"articleBody":"     (adsbygoogle = window.adsbygoogle || []).push({});before-content-x4Microprocesador de 16 bits Intel 8086        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4Un raro procesador Intel C8086 en paquete de inmersi\u00f3n de cer\u00e1mica p\u00farpura con alfileres laterales Lanzado 1978 Interrumpido 1998 [primero] Fabricantes comunes Max. Tasa de reloj de la CPU 5 MHz a 10 MHz Ancho de datos 16 bits Ancho de direcci\u00f3n 20 bits Nodo tecnol\u00f3gico 3 \u00b5m Conjunto de instrucciones x86-16 Transistores Coprocesador Intel 8087, Intel 8089 Paquete (s) Z\u00f3calo (s) Variante (s) Predecesor Intel 8085 Sucesor 80186 y 80286 (ambos se introdujeron a principios de 1982) Sin apoyo El 8086 [2] (tambi\u00e9n llamado IAPX 86 ) [3] es un chip de microprocesador de 16 bits dise\u00f1ado por Intel entre principios de 1976 y el 8 de junio de 1978, cuando se lanz\u00f3. El Intel 8088, lanzado el 1 de julio de 1979, [4] es un chip ligeramente modificado con un bus de datos externo de 8 bits (que permite el uso de ICS de soporte m\u00e1s baratos y m\u00e1s baratos), [nota 1] y es notable como el procesador utilizado en el dise\u00f1o original de PC IBM.        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4El 8086 dio lugar a la arquitectura X86, que finalmente se convirti\u00f3 en la l\u00ednea de procesadores m\u00e1s exitosa de Intel. El 5 de junio de 2018, Intel lanz\u00f3 una CPU de edici\u00f3n limitada que celebr\u00f3 el 40 aniversario del Intel 8086, llamado Intel Core i7-8086k. [4]  Table of ContentsHistoria [ editar ] Fondo [ editar ] El primer dise\u00f1o x86 [ editar ] Detalles [ editar ] Autobuses y operaci\u00f3n [ editar ] Modos de hardware de 8086 [ editar ] Registros e instrucciones [ editar ] Banderas [ editar ] Segmentaci\u00f3n [ editar ] Portando software m\u00e1s antiguo [ editar ] C\u00f3digo de ejemplo [ editar ] Actuaci\u00f3n [ editar ] Punto flotante [ editar ] Versiones de chips [ editar ] Lista de Intel 8086 [ editar ] Derivados y clones [ editar ] Soporte de chips [ editar ] Microcomputadoras usando el 8086 [ editar ] Ver tambi\u00e9n [ editar ] Referencias [ editar ] enlaces externos [ editar ] Historia [ editar ] Fondo [ editar ] En 1972, Intel lanz\u00f3 el 8008, el primer microprocesador de 8 bits de Intel. [nota 2] Implement\u00f3 un conjunto de instrucciones dise\u00f1ado por DataPoint Corporation con terminales CRT programables en mente, que tambi\u00e9n demostr\u00f3 ser bastante general. El dispositivo necesitaba varios IC adicionales para producir una computadora funcional, en parte debido a que se empaquetaba en un peque\u00f1o “paquete de memoria” de 18 pines, que descartaba el uso de un bus de direcciones separado (Intel era principalmente un fabricante de DRAM en ese momento ).        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4Dos a\u00f1os despu\u00e9s, Intel lanz\u00f3 el 8080, [nota 3] Empleando los nuevos paquetes DIL de 40 pines desarrollados originalmente para IC de calculadora para habilitar un bus de direcciones separado. Tiene un conjunto de instrucciones extendidas que es compatible con la fuente (no compatible con binarios) con el 8008 [5] y tambi\u00e9n incluye algunas instrucciones de 16 bits para facilitar la programaci\u00f3n. El dispositivo 8080 finalmente fue reemplazado por el 8085 (1977) basado en la carga de agotamiento, que fue suficiente con una sola fuente de alimentaci\u00f3n de +5 V en lugar de los tres voltajes operativos diferentes de chips anteriores. [Nota 4] Otros microprocesadores bien conocidos de 8 bits que surgieron durante estos a\u00f1os son Motorola 6800 (1974), General Instrument PIC16X (1975), MOS Technology 6502 (1975), Zilog Z80 (1976) y Motorola 6809 (1978). El primer dise\u00f1o x86 [ editar ]  El proyecto 8086 comenz\u00f3 en mayo de 1976 y originalmente se pretend\u00eda como un sustituto temporal del proyecto IAPX 432 ambicioso y retrasado. Fue un intento de llamar la atenci\u00f3n de los procesadores menos retrasados \u200b\u200bde 16 y 32 bits de otros fabricantes: Motorola, Zilog y National Semiconductor. Mientras que el 8086 era un microprocesador de 16 bits, utiliz\u00f3 la misma microarquitectura que los microprocesadores de 8 bits de Intel (8008, 8080 y 8085). Esto permiti\u00f3 que los programas de lenguaje de ensamblaje escritos en 8 bits migraran sin problemas. [6] Se agregaron nuevas instrucciones y caracter\u00edsticas, como enteros firmados, direccionamiento base+compensaci\u00f3n y operaciones de auto repente. Se agregaron instrucciones para ayudar a la compilaci\u00f3n del c\u00f3digo fuente de funciones anidadas en la familia Algol de Idiomas, incluidos Pascal y PL\/M. Seg\u00fan el arquitecto principal Stephen P. Morse, esto fue el resultado de un enfoque m\u00e1s centrado en el software. Otras mejoras incluyeron instrucciones de microc\u00f3digo para las instrucciones del lenguaje de ensamblaje multiplicar y dividir. Los dise\u00f1adores tambi\u00e9n anticiparon coprocesadores, como 8087 y 8089, por lo que la estructura del bus fue dise\u00f1ada para ser flexible. La primera revisi\u00f3n del conjunto de instrucciones y la arquitectura de alto nivel estuvo lista despu\u00e9s de unos tres meses, [Nota 5] Y como casi no se usaron herramientas CAD, cuatro ingenieros y 12 personas de dise\u00f1o estaban trabajando simult\u00e1neamente en el chip. [Nota 6] El 8086 tom\u00f3 un poco m\u00e1s de dos a\u00f1os desde la idea hasta el producto de trabajo, que se consider\u00f3 bastante r\u00e1pido para un dise\u00f1o complejo en 1976-1978. El 8086 fue secuenciado [Nota 7] Usando una mezcla de l\u00f3gica aleatoria [7] y microc\u00f3digo y se implement\u00f3 utilizando circuitos NMOS de carga de agotamiento con aproximadamente 20,000 transistores activos (29,000 contando todos los sitios de ROM y PLA). Pronto se traslad\u00f3 a un nuevo proceso de fabricaci\u00f3n de NMOS refinado llamado HMOS (para MOS de alto rendimiento) que Intel desarroll\u00f3 originalmente para la fabricaci\u00f3n de productos de RAM est\u00e1ticos r\u00e1pidos. [Nota 8] Esto fue seguido por las versiones HMOS-II, HMOS-III y, eventualmente, una versi\u00f3n CMOS totalmente est\u00e1tica para dispositivos alimentados por bater\u00eda, fabricados utilizando los procesos CHMOS de Intel. [Nota 9] El chip original midi\u00f3 33 mm\u00b2 y el tama\u00f1o m\u00ednimo de la caracter\u00edstica fue de 3.2 \u03bcm. La arquitectura fue definida por Stephen P. Morse con algo de ayuda de Bruce Ravenel (el arquitecto del 8087) para refinar las revisiones finales. El dise\u00f1ador l\u00f3gico Jim McKevitt y John Bayliss fueron los ingenieros principales del equipo de desarrollo a nivel de hardware [Nota 10] y Bill Pohlman el gerente del proyecto. El legado del 8086 es duradero en el conjunto de instrucciones b\u00e1sicas de las computadoras y servidores personales de hoy; El 8086 tambi\u00e9n prest\u00f3 sus \u00faltimos dos d\u00edgitos a versiones m\u00e1s tarde extendidas del dise\u00f1o, como el Intel 286 y el Intel 386, todos los cuales finalmente se conocieron como la familia X86. (Otra referencia es que la ID de proveedor PCI para dispositivos Intel es 8086 H .) Detalles [ editar ]  Las asignaciones de pin 8086 en modo min y m\u00e1ximo Autobuses y operaci\u00f3n [ editar ] Todos los registros internos, as\u00ed como los buses de datos internos y externos, tienen 16 bits de ancho, que estableci\u00f3 firmemente la identidad del “microprocesador de 16 bits” del 8086. Un bus de direcciones externo de 20 bits proporciona un espacio de direcci\u00f3n f\u00edsica de 1 MIB (2 20 = 1,048,576 x 1 byte). Este espacio de direcci\u00f3n se aborda mediante la “segmentaci\u00f3n” de memoria interna. El bus de datos se multiplica con el bus de direcciones para adaptarse a todas las l\u00edneas de control en un paquete est\u00e1ndar de 40 pines en l\u00ednea en l\u00ednea. Proporciona un bus de direcciones de E\/S de 16 bits, que admite 64 kb de espacio de E\/S separado. El espacio de direcci\u00f3n lineal m\u00e1ximo se limita a 64 kb, simplemente porque los registros de direcci\u00f3n\/\u00edndice internos tienen solo 16 bits de ancho. La programaci\u00f3n de m\u00e1s de 64 l\u00edmites de memoria de KB implica ajustar los registros de segmento (ver m\u00e1s abajo); Esta dificultad existi\u00f3 hasta que la arquitectura 80386 introdujo registros m\u00e1s amplios (32 bits) (el hardware de gesti\u00f3n de memoria en el 80286 no ayud\u00f3 a este respecto, ya que sus registros todav\u00eda tienen solo 16 bits de ancho). Modos de hardware de 8086 [ editar ] Algunos de los pines de control, que transportan se\u00f1ales esenciales para todas las operaciones externas, tienen m\u00e1s de una funci\u00f3n dependiendo de si el dispositivo est\u00e1 operado en m\u00ednimo o m\u00e1ximo modo. El primer modo est\u00e1 destinado a peque\u00f1os sistemas de procesador \u00fanico, mientras que el segundo es para sistemas medianos o grandes que usan m\u00e1s de un procesador (una especie de modo multiprocesador). Se requiere el modo m\u00e1ximo cuando se usa un coprocesador 8087 u 8089. El voltaje del pin 33 (MN\/ Mx ) determina el modo. Cambiar el estado del PIN 33 cambia la funci\u00f3n de ciertos otros pines, la mayor\u00eda de los cuales tienen que ver con c\u00f3mo la CPU maneja el bus (local). [Nota 11] El modo generalmente est\u00e1 conectado al circuito y, por lo tanto, no puede ser cambiado por el software. El funcionamiento de estos modos se describe en t\u00e9rminos de diagramas de tiempo en hojas de datos y manuales de Intel. En modo m\u00ednimo, todas las se\u00f1ales de control son generadas por el 8086. Registros e instrucciones [ editar ] Intel 8086 Registros primero 9 primero 8 primero 7 primero 6 primero 5 primero 4 primero 3 primero 2 primero primero primero 0 0 9 0 8 0 7 0 6 0 5 0 4 0 3 0 2 0 primero 0 0 (posici\u00f3n de bit)  Registros principales   Como Alabama HACHA (acumulador primario) 0 0 0 0 0 Bh Con Bx (base, acumulador)  Pez CL CX (contador, acumulador)  Dh DL Dx (Acumulador, ACC extendido) Registros de \u00edndice  0 0 0 0 0 Y S nuestro I ndex 0 0 0 0 0 DE D estinaci\u00f3n I ndex 0 0 0 0 0 BP B Plaza burs\u00e1til norteamericana PAG ointer 0 0 0 0 0 Sp S virar PAG ointer Contador de programa  0 0 0 0 0 IP I nstrucci\u00f3n PAG ointer Registros de segmento  CS 0 0 0 0 0 C oda S egmento Ds 0 0 0 0 0 D patada S egmento ES 0 0 0 0 0 Y XTRA S egmento Ss 0 0 0 0 0 S virar S egmento Registro de estado   – – – – O D I T S CON – A – PAG – C Banderas El 8086 tiene ocho registros m\u00e1s o menos generales de 16 bits (incluido el puntero de la pila pero excluyendo el puntero de instrucciones, el registro de bandera y los registros de segmento). Tambi\u00e9n se puede acceder a cuatro de ellos, Ax, BX, CX, DX, como el doble de registros de 8 bits (ver figura), mientras que los otros cuatro, Si, Di, BP, SP, son solo de 16 bits. Debido a una codificaci\u00f3n compacta inspirada en procesadores de 8 bits, la mayor\u00eda de las instrucciones son operaciones de una direcci\u00f3n o dos direcciones, lo que significa que el resultado se almacena en uno de los operandos. A lo sumo, uno de los operandos puede estar en la memoria, pero este operando de memoria tambi\u00e9n puede ser el destino , mientras que el otro operando, el fuente , pueden ser cualquiera de los dos registro o inmediato . Una sola ubicaci\u00f3n de memoria tambi\u00e9n se puede usar a menudo como ambos fuente y destino que, entre otros factores, contribuye a\u00fan m\u00e1s a una densidad de c\u00f3digo comparable (y a menudo mejor que) la mayor\u00eda de las m\u00e1quinas de ocho bits en ese momento. El grado de generalidad de la mayor\u00eda de los registros es mucho mayor que en el 8080 u 8085. Sin embargo, 8086 registros fueron m\u00e1s especializados que en la mayor\u00eda de las minicomputadoras contempor\u00e1neas y tambi\u00e9n se usan impl\u00edcitamente por algunas instrucciones. Si bien es perfectamente sensible para el programador de ensamblaje, esto hace que la asignaci\u00f3n de registro para compiladores sea m\u00e1s complicada en comparaci\u00f3n con m\u00e1s ortogonales procesadores de 16 y 32 bits de la \u00e9poca, como el PDP-11, VAX, 68000, 32016, etc. , siendo m\u00e1s regular que los microprocesadores de 8 bits bastante minimalistas pero ubicuos, como las m\u00e1quinas 6502, 6800, 6809, 8085, MCS-48, 8051 y otras m\u00e1quinas basadas en acumuladores contempor\u00e1neos, es significativamente m\u00e1s f\u00e1cil construir un generador de c\u00f3digo eficiente para La arquitectura 8086. Otro factor para esto es que el 8086 tambi\u00e9n introdujo algunas instrucciones nuevas (no presentes en el 8080 y 8085) para apoyar mejor los lenguajes de programaci\u00f3n de alto nivel basados \u200b\u200ben pila como Pascal y PL\/M; Algunas de las instrucciones m\u00e1s \u00fatiles son empujar  memor , y bien  tama\u00f1o , apoyando la “Convenci\u00f3n de llamadas Pascal” directamente. (Varios otros, como empujar  inmediatamente y ingresar , se agregaron en los procesadores posteriores 80186, 80286 y 80386). Una pila de 64 kb (un segmento) que crece hacia direcciones inferiores es compatible con hardware; Las palabras de 16 bits se empujan a la pila, y la parte superior de la pila apunta por SS: SP. Hay 256 interrupciones, que pueden ser invocadas por hardware y software. Las interrupciones pueden en cascada, utilizando la pila para almacenar las direcciones de devoluci\u00f3n. El 8086 tiene 64 K de espacio de puerto de E\/S de 8 bits (o alternativamente 32 K de Word de 16 bits). Banderas [ editar ] El 8086 tiene un registro de banderas de 16 bits. Nueve de estos indicadores de c\u00f3digo de condici\u00f3n est\u00e1n activos e indican el estado actual del procesador: bandera de transporte (cf), bandera de paridad (PF), bandera de transporte auxiliar (AF), bandera cero (ZF), indicador de signo (SF), trampa FLAG (TF), Bandera de interrupci\u00f3n (IF), Bandera de direcci\u00f3n (DF) y Bandera de desbordamiento (OF).Tambi\u00e9n conocido como la palabra de estado, el dise\u00f1o del registro de banderas es el siguiente: [8] Poco 15-12 11 diez 9 8 7 6 5 4 3 2 primero 0 Bandera  DE Df SI TF SF ZF  DE  PF  CF Segmentaci\u00f3n [ editar ] Tambi\u00e9n hay cuatro registros de segmento de 16 bits (ver figura) que permiten que la CPU 8086 acceda a un megabyte de memoria de manera inusual. En lugar de concatenar el registro del segmento con el registro de direcciones, como en la mayor\u00eda de los procesadores cuyo espacio de direcci\u00f3n excede su tama\u00f1o de registro, el 8086 cambia el segmento de 16 bits solo queda cuatro bits antes de agregarlo al desplazamiento de 16 bits (16 \u00d7 segmento + desplazamiento ), por lo tanto, produce una direcci\u00f3n externa (o efectiva o f\u00edsica) de 20 bits desde el segmento de 32 bits: par de compensaci\u00f3n. Como resultado, cada direcci\u00f3n externa puede referirse por 2 duod\u00e9cimo = 4096 segmento diferente: pares de compensaci\u00f3n.  0110 1000 1000 01111 0000  Segmento , 16 bits, desplazados 4 bits restantes (o multiplicados por 0x10) + + 0011 0100 1010 1001  Compensar , 16 bits     0110 1011 1101 0001 1001  DIRECCI\u00d3N , 20 bits Aunque se considera complicado y engorroso por muchos programadores, este esquema tambi\u00e9n tiene ventajas; Se puede cargar un peque\u00f1o programa (menos de 64 kb) a partir de un desplazamiento fijo (como 0000) en su propio segmento, evitando la necesidad de reubicaci\u00f3n, con como m\u00e1ximo 15 bytes de desechos de alineaci\u00f3n. Los compiladores para la familia 8086 com\u00fanmente apoyan dos tipos de puntero, cerca y lejos . Los punteros cercanos son compensaciones de 16 bits impl\u00edcitamente asociadas con el c\u00f3digo o el segmento de datos del programa y, por lo tanto, solo pueden usarse dentro de partes de un programa lo suficientemente peque\u00f1o como para caber en un segmento. Los punteros lejanos son segmento de 32 bits: pares de compensaci\u00f3n que se resuelven a direcciones externas de 20 bits. Algunos compiladores tambi\u00e9n admiten enorme Los punteros, que son como punteros lejanos, excepto que el puntero aritm\u00e9tico en un puntero enorme lo trata como un puntero lineal de 20 bits, mientras que el puntero aritm\u00e9tico en un puntero lejano se envuelve dentro de su desplazamiento de 16 bits sin tocar la parte del segmento de la direcci\u00f3n. Para evitar la necesidad de especificar cerca y lejos En numerosos punteros, estructuras de datos y funciones, los compiladores tambi\u00e9n admiten “modelos de memoria” que especifican los tama\u00f1os de puntero predeterminados. El diminuto (Max 64k), peque\u00f1o (Max 128k), compacto (Datos> 64k), medio (C\u00f3digo> 64k), grande (c\u00f3digo, datos> 64k) y enorme (matrices individuales> 64k) Los modelos cubren combinaciones pr\u00e1cticas de punteros cercanos, lejanos y enormes para c\u00f3digo y datos. El diminuto El modelo significa que el c\u00f3digo y los datos se comparten en un solo segmento, al igual que en la mayor\u00eda de los procesadores basados \u200b\u200ben 8 bits, y se pueden usar para construir .con archivos por ejemplo. Las bibliotecas precompiladas a menudo vienen en varias versiones compiladas para diferentes modelos de memoria. Seg\u00fan Morse et al.,. [9] Los dise\u00f1adores realmente contemplaron usando un cambio de 8 bits (en lugar de 4 bits), para crear un espacio de direcciones f\u00edsicas de 16 MB. Sin embargo, como esto habr\u00eda obligado a los segmentos a comenzar con l\u00edmites de 256 bytes, y 1 MB se consider\u00f3 muy grande para un microprocesador alrededor de 1976, la idea fue despedida. Adem\u00e1s, no hab\u00eda suficientes pines disponibles en un paquete de 40 pines de bajo costo para los pasadores de autob\u00fas de cuatro direcciones adicionales. En principio, el espacio de direcciones de la serie x86 podr\u00eda se han extendido en procesadores posteriores al aumentar el valor de cambio, siempre que las aplicaciones obtuvieran sus segmentos del sistema operativo y no hicieron suposiciones sobre la equivalencia de diferentes segmentos: pares de compensaci\u00f3n. [Nota 12] En la pr\u00e1ctica, el uso de punteros “enormes” y mecanismos similares se extendi\u00f3 y el direccionamiento plano de 32 bits hizo posible con los registros de compensaci\u00f3n de 32 bits en el 80386 eventualmente extendi\u00f3 el rango de direccionamiento limitado de una manera m\u00e1s general. El flujo de instrucciones se obtiene de la memoria como palabras y el procesador aborda internamente al nivel de byte seg\u00fan sea necesario. Un mecanismo de cola de flujo de instrucciones permite que hasta 6 bytes del flujo de instrucciones se pongan en cola mientras se espera la decodificaci\u00f3n y la ejecuci\u00f3n. La cola act\u00faa como un amortiguador de primera en primera salida (FIFO), desde el cual la unidad de ejecuci\u00f3n (UE) extrae bytes de instrucci\u00f3n seg\u00fan sea necesario. Siempre que haya espacio para al menos dos bytes en la cola, la BIU intentar\u00e1 un ciclo de memoria de recuperaci\u00f3n de palabras. Si la cola est\u00e1 vac\u00eda (siguiendo una instrucci\u00f3n de rama, por ejemplo), el primer byte en la cola est\u00e1 disponible inmediatamente para la UE. [diez] Portando software m\u00e1s antiguo [ editar ] Los programas peque\u00f1os podr\u00edan ignorar la segmentaci\u00f3n y simplemente usar el direccionamiento simple de 16 bits. Esto permite que el software de 8 bits se transfiera con bastante facilidad al 8086. Los autores de la mayor\u00eda de las implementaciones de DOS aprovechan esto al proporcionar una interfaz de programaci\u00f3n de aplicaciones muy similar a CP\/M, as\u00ed como incluir lo simple .con Formato de archivo ejecutable, id\u00e9ntico a CP\/M. Esto era importante cuando el 8086 y MS-DOS eran nuevos, ya que permit\u00eda que muchas aplicaciones CP\/M (y otras) existentes estuvieran disponibles r\u00e1pidamente, aliviando en gran medida la aceptaci\u00f3n de la nueva plataforma. C\u00f3digo de ejemplo [ editar ] El siguiente c\u00f3digo fuente del ensamblador 8086\/8088 es para una subrutina nombrada _memcpy que copia un bloque de bytes de datos de un tama\u00f1o dado de una ubicaci\u00f3n a otra. El bloque de datos se copia un byte a la vez, y el movimiento de datos y la l\u00f3gica de bucle utilizan operaciones de 16 bits. 0000: 1000 0000: 10000000: 1000 550000: 1001 89 E50000: 1003 060000: 1004 8B 4E 060000: 1007 E3 110000: 1009 8B 76 040000: 100c 8b 7e 020000: 100f 1e0000: 1010 07 0000: 1011 8a 040000: 1013 88 050000: 1015 460000: 1016 470000: 1017 490000: 1018 75 F7 0000: 101a 070000: 101B 5D0000: 101C 29 C00000: 101E C30000: 101F ; _memcpy (DST, SRC, Len)  ; Copie un bloque de memoria de una ubicaci\u00f3n a otra.  ;  ; Entry stack parameters;      [BP+6] = len, Number of bytes to copy;      [BP+4] = src, Address of source data block;      [BP+2] = dst, Address of target data block;; Return registers;      AX = Zero            org     1000h       ; Start at 0000:1000h_memcpy     proc            push    bp          ; Set up the call frame            mov     bp,sp            push    es          ; Save ES            mov     cx,[bp+6]   ; Set CX = len            jcxz    done        ; If len = 0, return            mov     si,[bp+4]   ; Set SI = src            mov     di,[bp+2]   ; Set DI = dst            push    ds          ; Set ES = DS            pop     esloop        mov     al,[si]     ; Load AL from [src]            mov     [di],al     ; Store AL to [dst]            inc     si          ; Increment src            inc     di          ; Increment dst            dec     cx          ; Decrement len            jnz     loop        ; Repeat the loopdone        pop     es          ; Restore ES            pop     bp          ; Restore previous call frame            sub     ax,ax       ; Set AX = 0            ret                 ; Return            end procEl c\u00f3digo anterior utiliza el registro BP (puntero base) para establecer un marco de llamadas, un \u00e1rea en la pila que contiene todos los par\u00e1metros y variables locales para la ejecuci\u00f3n de la subrutina. Este tipo de convenci\u00f3n de llamadas admite c\u00f3digo reentrante y recursivo, y ha sido utilizado por la mayor\u00eda de los idiomas similares a Algol desde fines de la d\u00e9cada de 1950. La rutina anterior es una forma bastante engorrosa de copiar bloques de datos. El 8086 proporciona instrucciones dedicadas para copiar cadenas de bytes. Estas instrucciones suponen que los datos de origen se almacenan en DS: SI, los datos de destino se almacenan en ES: DI, y que el n\u00famero de elementos para copiar se almacena en CX. La rutina anterior requiere que la fuente y el bloque de destino est\u00e9n en el mismo segmento, por lo tanto, DS se copia a ES. La secci\u00f3n de bucle de lo anterior puede ser reemplazada por: 0000: 1011 FC0000: 1012 F30000: 1013 A4  CLD  ; Copiar hacia direcciones m\u00e1s altas  bucle  reps  ; Repita hasta que CX = 0   movsb  ; Mover el bloque de datos  Esto copia el bloque de datos un byte a la vez. El REPS La instrucci\u00f3n causa lo siguiente Movsb Repetir hasta que CX sea cero, incrementando autom\u00e1ticamente SI y DI y disminuyendo CX a medida que se repite. Alternativamente el Movido La instrucci\u00f3n se puede usar para copiar palabras de 16 bits (bytes dobles) a la vez (en cuyo caso CX cuenta el n\u00famero de palabras copiadas en lugar del n\u00famero de bytes). La mayor\u00eda de los ensambladores reconocer\u00e1n adecuadamente el REPS instrucci\u00f3n si se usa como un prefijo en l\u00ednea para el Movsb instrucci\u00f3n, como en Representante Movsb . Esta rutina funcionar\u00e1 correctamente si se interrumpe, porque el contador del programa continuar\u00e1 se\u00f1alando el REPS instrucci\u00f3n hasta que se complete la copia del bloque. Por lo tanto, la copia continuar\u00e1 desde donde lo dej\u00f3 cuando la rutina de servicio de interrupci\u00f3n devuelva el control. Actuaci\u00f3n [ editar ]  Diagrama de bloques simplificado sobre Intel 8088 (una variante de 8086); 1 = registros principales e \u00edndices; 2 = Registros de segmento e IP; 3 = Adder de direcci\u00f3n; 4 = bus de direcciones interna; 5 = cola de instrucciones; 6 = Unidad de control (\u00a1muy simplificado!); 7 = interfaz de bus; 8 = datos internos; 9 = Alu; 10\/11\/12 = direcci\u00f3n externa\/datos\/bus de control. Aunque parcialmente sombreado por otras opciones de dise\u00f1o en este chip en particular, la direcci\u00f3n multiplexada y los buses de datos limitan ligeramente el rendimiento; Las transferencias de cantidades de 16 o 8 bits se realizan en un ciclo de acceso a la memoria de cuatro calil, que es m\u00e1s r\u00e1pido en 16 bits, aunque m\u00e1s lento en cantidades de 8 bits, en comparaci\u00f3n con muchas CPU basadas en 8 bits contempor\u00e1neas. A medida que las instrucciones var\u00edan de uno a seis bytes, la b\u00fasqueda y la ejecuci\u00f3n se hacen concurrentes y se desacoplan en unidades separadas (como sigue en los procesadores X86 de hoy): el Unidad de interfaz de bus alimenta el flujo de instrucciones al unidad de ejecuci\u00f3n A trav\u00e9s de una cola previa de 6 bytes (una forma de canalizaci\u00f3n flojamente acoplada), acelerando las operaciones en registros e inmediatos, mientras que las operaciones de memoria se volvieron m\u00e1s lentas (cuatro a\u00f1os despu\u00e9s, este problema de rendimiento se solucion\u00f3 con el 80186 y el 80286). Sin embargo, la arquitectura completa (en lugar de parcial) de 16 bits con un ancho completo Alu significaba que las instrucciones aritm\u00e9ticas de 16 bits ahora pod\u00edan realizarse con un solo ciclo de ALU (en lugar de dos, a trav\u00e9s del transporte interno, como en el 8080 y 8085) , acelerando considerablemente tales instrucciones. Combinado con ortogonalizaciones de operaciones versus tipos de operando y modos de direccionamiento, as\u00ed como otras mejoras, esto hizo que la ganancia de rendimiento durante el 8080 u 8085 sea bastante significativa, a pesar de los casos en que los chips m\u00e1s antiguos pueden ser m\u00e1s r\u00e1pido (ver m\u00e1s abajo). Tiempos de ejecuci\u00f3n para instrucciones t\u00edpicas (en ciclos de reloj) [11] instrucci\u00f3n registro-registro registrarse inmediato memoria de registro registro de memoria inyecci\u00f3n de la memoria arroz 2 4 8 + de 9 + de 10 + de Ir 3 4 9 + del, 16 + del, 17 + de saltar registro \u2265 11; etiqueta \u2265 15; condici\u00f3n, etiqueta \u2265 16 Integer Multiplicar 70 ~ 160 (dependiendo del operando datos as\u00ed como tama\u00f1o) incluido cualquier ea divisi\u00f3n entera 80 ~ 190 (dependiendo del operando datos as\u00ed como tama\u00f1o) incluido cualquier ea EA = tiempo para calcular la direcci\u00f3n efectiva, que oscila entre 5 y 12 ciclos. Los tiempos son el mejor de los casos, dependiendo del estado previo, la alineaci\u00f3n de instrucciones y otros factores. Como se puede ver en estas tablas, las operaciones en registros e inmediatos fueron r\u00e1pidos (entre 2 y 4 ciclos), mientras que las instrucciones y saltos de la memoria de memoria fueron bastante lentos; Los saltos tomaron m\u00e1s ciclos que en los simples 8080 y 8085, y el 8088 (utilizado en la PC IBM) tambi\u00e9n se vio obstaculizado por su bus m\u00e1s estrecho. Las razones por las cuales la mayor\u00eda de las instrucciones relacionadas con la memoria fueron lentas fueron triples: Las unidades de ejecuci\u00f3n y de ejecuci\u00f3n acopladas libremente son eficientes para la captura previa de la instrucci\u00f3n, pero no para saltos y acceso aleatorio de datos (sin medidas especiales). No se proporcion\u00f3 un sumador de c\u00e1lculo de direcci\u00f3n dedicado; Las rutinas de microc\u00f3digo tuvieron que usar el Alu principal para esto (aunque hab\u00eda un dedicado segmento + + compensar sumador). La direcci\u00f3n y los autobuses de datos se multiplexaron, forzando un ciclo de bus ligeramente m\u00e1s largo (33 ~ 50%) que en los procesadores contempor\u00e1neos t\u00edpicos de 8 bits. Sin embargo, el rendimiento del acceso a la memoria se mejor\u00f3 dr\u00e1sticamente con la pr\u00f3xima generaci\u00f3n de CPU de la familia 8086 de Intel. El 80186 y el 80286 ten\u00edan hardware de c\u00e1lculo de direcci\u00f3n dedicado, ahorrando muchos ciclos, y el 80286 tambi\u00e9n ten\u00eda direcciones separadas (no complementadas) y buses de datos. Punto flotante [ editar ] El 8086\/8088 podr\u00eda conectarse a un coprocesador matem\u00e1tico para agregar un rendimiento de punto flotante basado en hardware\/microc\u00f3digo. El Intel 8087 fue el coprocesador de matem\u00e1ticas est\u00e1ndar para el 8086 y el 8088, que operaba con n\u00fameros de 80 bits. Fabricantes como Cyrix (compatible con 8087) y Weitek ( no 8087 compatible) Finalmente se les ocurri\u00f3 coprocesadores de punto flotante de alto rendimiento que compitieron con el 8087. Versiones de chips [ editar ] La frecuencia del reloj se limit\u00f3 originalmente a 5 MHz, [Nota 13] Pero las \u00faltimas versiones en HMO se especificaron para 10 MHz. Las versiones HMOS-III y CMOS se fabricaron durante mucho tiempo (al menos un tiempo en la d\u00e9cada de 1990) para sistemas integrados, aunque su sucesor, el 80186\/80188 (que incluye algunos perif\u00e9ricos en chip), ha sido m\u00e1s popular para el uso incrustado . El 80C86, la versi\u00f3n CMOS del 8086, se us\u00f3 en el Gridpad, Toshiba T1200, HP 110 y finalmente en el prospector lunar 1998-1999. Para el embalaje, el Intel 8086 estaba disponible tanto en paquetes de cer\u00e1mica como de pl\u00e1stico.   Lista de Intel 8086 [ editar ] N\u00famero de modelo Frecuencia Tecnolog\u00eda Rango de temperatura Paquete Fecha de lanzamiento Precio (d\u00f3lares americanos) [Lista2 1] 8086 5 MHz [duod\u00e9cimo] HMO 0 \u00b0 C a 70 \u00b0 C [13]  8 de junio de 1978 [14] $ 86.65 [15] 8086-1 10 MHz HMO Comercial    8086-2 8 MHz [duod\u00e9cimo] HMO Comercial  Enero\/febrero de 1980 [diecis\u00e9is] $ 200 [diecis\u00e9is] [17] 8086-4 4 MHz [duod\u00e9cimo] HMO Comercial   $ 72.50 [Lista2 2] [18] I8086 5 MHz HMO Industrial -40 \u00b0 C a +85 \u00b0 C [13]  Mayo\/junio de 1980 [13] $ 173.25 [13] M8086 5 MHz HMO Grado militar -55 \u00b0 C a +125 \u00b0 C [19]    80C86 [20]  CMOS  44 PIN PLCC [Lista2 3] [21]   ^  En cantidad de 100.  ^  Precio reducido en un 21% de USD $ 99.00, sin informaci\u00f3n en el valor de la cantidad enumerada.  ^  Muestreo Q4 1985  Derivados y clones [ editar ] Las versiones compatibles, y, en muchos casos, fueron fabricadas por Fujitsu, [22] Harris\/Intersil, Oki, Siemens, Texas Instruments, NEC, Mitsubishi y AMD. Por ejemplo, el par NEC V20 y NEC V30 fueron compatibles con el hardware con el 8088 y 8086 a pesar de que NEC realiz\u00f3 clones Intel originales \u03bcPD8088D y \u03bcPD8086D respectivamente, pero incorpor\u00f3 el conjunto de instrucciones del 80186 junto con algunos (pero no todos) del 80186 del 80186 Mejoras de velocidad, proporcionando una capacidad de entrega para actualizar tanto la velocidad de instrucciones como la velocidad de procesamiento sin que los fabricantes tengan que modificar sus dise\u00f1os. Tales procesadores relativamente simples y compatibles con baja potencia en CMOS todav\u00eda se usan en sistemas integrados. La industria electr\u00f3nica de la Uni\u00f3n Sovi\u00e9tica pudo replicar el 8086 a trav\u00e9s de Espionaje industrial e ingenier\u00eda inversa [ Cita necesaria ] . El chip resultante, K1810VM86, era binario y compatible con PIN con el 8086. I8086 e I8088 fueron respectivamente los n\u00facleos de las computadoras de escritorio EC1831 y EC1832 compatibles con PC de fabricaci\u00f3n sovi\u00e9tica. (EC1831 es la identificaci\u00f3n de la CE de IZOT 1036C y EC1832 es la identificaci\u00f3n de la CE de Izot 1037C, desarrollada y fabricada en Bulgaria. EC representa Erero \u0435\u0434\u0438\u043d\u0430ke \u0441\u0438\u0441\u0442\u0435\u0435{). . El EC1831 fue la primera computadora compatible con PC con tama\u00f1o de bus din\u00e1mico (US Pat. No 4,831,514). M\u00e1s tarde, se adoptaron algunos de los principios EC1831 en PS\/2 (Pat. No 5,548,786) y algunas otras m\u00e1quinas (Solicitud de patente del Reino Unido, Publicaci\u00f3n No. GB-A-2211325, publicada el 28 de junio de 1989).    NEC \u03bcPD8086D-2 (8 MHz) del a\u00f1o 1984, Semana 19 Jap\u00f3n (clon de Intel D8086-2)  Soporte de chips [ editar ] Microcomputadoras usando el 8086 [ editar ] La computadora de un solo tablero de tablero con Intel Multibus ISBC 86\/12 se anunci\u00f3 en 1978. [24] El Xerox Notetaker fue uno de los primeros dise\u00f1os de computadora port\u00e1tiles en 1978 y us\u00f3 tres chips 8086 (como CPU, procesador de gr\u00e1ficos y procesador de E\/S), pero nunca ingres\u00f3 a la producci\u00f3n comercial. Seattle Computer Products envi\u00f3 sistemas 8086 basados \u200b\u200ben bus S-100 (SCP200B) ya en noviembre de 1979. El noruego Mycron 2000, introducido en 1980. Una de las microcomputadoras m\u00e1s influyentes de todas, la PC IBM, utiliz\u00f3 el Intel 8088, una versi\u00f3n del 8086 con un bus de datos de 8 bits (como se mencion\u00f3 anteriormente). El primer CompAQ DeskPro us\u00f3 un 8086 que se ejecuta a 7.16 MHz, pero era compatible con tarjetas complementarias dise\u00f1adas para el IBM PC XT de 4.77 MHz y podr\u00eda cambiar la CPU a la velocidad m\u00e1s baja (que tambi\u00e9n cambi\u00f3 en un b\u00fafer de bus de memoria para simular el El acceso m\u00e1s lento del 8088) para evitar problemas de tiempo de software. Se us\u00f3 un 8086-2 de 8 MHz en la PC AT&T 6300 (construida por Olivetti, y conocido a nivel mundial bajo varias marcas y n\u00fameros de modelo), una microcomputadora de escritorio compatible con PC IBM. El M24 \/ PC 6300 tiene ranuras de expansi\u00f3n de 8 bits compatibles con IBM PC \/ XT, pero algunas de ellas tienen una extensi\u00f3n patentada que proporciona el bus de datos completo de 16 bits de la CPU 8086 (similar en concepto a las ranuras de 16 bits del IBM PC en, pero diferente en los detalles del dise\u00f1o, y f\u00edsicamente incompatible), y todos los perif\u00e9ricos del sistema, incluido el sistema de video a bordo, tambi\u00e9n disfrutan de transferencias de datos de 16 bits. El posterior Olivetti M24SP present\u00f3 un 8086-2 que se ejecuta con el m\u00e1ximo m\u00e1ximo de 10 MHz. Los modelos IBM PS\/2 25 y 30 se construyeron con un 8086 de 8 MHz. El Amstrad PC1512, PC1640, PC2086, PC3086 y PC5086 us\u00f3 8086 CPU a 8 MHz. El NEC PC-9801. Las m\u00e1quinas Tandy 1000 SL-Series y RL utilizaron 9.47 MHz 8086 CPU. La m\u00e1quina de procesamiento de palabras de IBM DisplayWriter [25] y la computadora profesional de Wang, fabricada por Wang Laboratories, tambi\u00e9n utiliz\u00f3 el 8086. La NASA utiliz\u00f3 CPU 8086 originales en equipos para el mantenimiento terrestre del descubrimiento del transbordador espacial hasta el final del programa de transbordadores espaciales en 2011. Esta decisi\u00f3n se tom\u00f3 para evitar la regresi\u00f3n de software que podr\u00eda resultar de actualizar o cambiar a clones imperfectos. [26] Monitores de Kaman Process and Area Radiation Radiation [27] El Tektronix 4170 corri\u00f3 CP\/M-86 y us\u00f3 un 8086. 4170 Manual de instrucciones de la unidad de procesamiento de gr\u00e1ficos locales  (PDF) Ver tambi\u00e9n [ editar ] ^  Menos amortiguadores TTL, pestillos, multiplexores (aunque la cantidad de TTL l\u00f3gica no se redujo dr\u00e1sticamente). Tambi\u00e9n permite el uso de ICS de 8080 familias baratos, donde se usaron el 8254 CTC, 8255 PIO y 8259 PIC en el dise\u00f1o de PC IBM. Adem\u00e1s, hace que el dise\u00f1o de PCB sea m\u00e1s simple y tableros m\u00e1s baratos, adem\u00e1s de exigir menos chips DRAM (de 1 o 4 bits de ancho).  ^  Uso de la l\u00f3gica de PMOS de carga de mejora (que requiere 14 V, logre la compatibilidad de TTL al tener V V CC a +5 V y V Dd en \u22129 V).  ^  Utilizando la l\u00f3gica de NMOS de carga de mejora no saturada (exigiendo un voltaje de puerta m\u00e1s alto para las puertas de transistor de carga).  ^  Hecho posible con la l\u00f3gica de NMOS de carga de agotamiento (el 8085 se realiz\u00f3 m\u00e1s tarde usando el procesamiento de HMOS, al igual que el 8086).  ^  Rev.0 del conjunto de instrucciones y la arquitectura estuvo listo en unos tres meses, seg\u00fan Morse.  ^  Usando Rubylith, tableros de luz, reglas, borradores el\u00e9ctricos y un digitalizador (seg\u00fan Jenny Hern\u00e1ndez, miembro del equipo de dise\u00f1o 8086, en un comunicado realizado en la p\u00e1gina web de Intel para su 25 cumplea\u00f1os).  ^  8086 us\u00f3 menos microc\u00f3digo que los dise\u00f1os de muchos competidores, como el MC68000 y otros  ^  Ramas est\u00e1ticas r\u00e1pidas en la tecnolog\u00eda MOS (tan r\u00e1pido como las carnero bipolares) fue un producto importante para Intel durante este per\u00edodo.  ^  CHMOS es el nombre de Intel para los circuitos CMOS fabricados con pasos de procesamiento muy similar a las HMO.  ^  Otros miembros del equipo de dise\u00f1o fueron Peter A. Stoll y Jenny Hern\u00e1ndez.  ^  La PC IBM y la PC\/XT usan un Intel 8088 que se ejecuta en modo m\u00e1ximo, lo que permite que la CPU funcione con un coprocesador 8087 opcional instalado en el socket de coprocesador de matem\u00e1ticas en la PC o PC\/XT. (La PC y PC\/XT pueden requerir el modo m\u00e1ximo por otras razones, como tal vez para admitir el controlador DMA).  ^  Unos clones 80186 cambiaron el valor de cambio, pero nunca se usaron com\u00fanmente en las computadoras de escritorio.  ^  (PC IBM us\u00f3 4.77 MHz, 4\/3 la frecuencia est\u00e1ndar de r\u00e1faga de color NTSC)  Referencias [ editar ] ^  “El ciclo de vida de una CPU” . www.cpushack.com .  ^  “Microprocesador Sal\u00f3n de la Fama” . Intel. Archivado de el original el 2007-07-06 . Recuperado 2007-08-11 .  ^  Referencia del programador IAPX 286  (PDF) . Intel. 1983. p. 1-1.  ^ a  b  “Feliz cumplea\u00f1os, 8086: la octava de edici\u00f3n limitada Intel Core i7-8086k ofrece la mejor experiencia de juego” . Intel.  ^  “Familia 8080” . Mundo de la CPU .  ^  Scanlon, Leo J. (1988). 8086\/8088\/80286 Idioma de ensamblaje . Brady Books. pag. duod\u00e9cimo . ISBN 978-0-13-246919-7-7 . [\u2026] El 8086 es compatible con el software con el 8080 en el nivel de lenguaje de ensamblaje. [\u2026]  ^  Geiger, Randall L.; Allen, Phillip E.; Strader, Noel R. (1990). “L\u00f3gica aleatoria versus formas l\u00f3gicas estructuradas”. T\u00e9cnicas de dise\u00f1o VLSI para circuitos anal\u00f3gicos y digitales . McGraw-Hill. pag. 779. ISBN 0-07-023253-9 . – Ilustraci\u00f3n del uso de la l\u00f3gica de control de la CPU “aleatoria”  ^  Intel Corporation (1983). IAPX 86, 88, 186 y 188 Manual del usuario: referencia del programador . p\u00e1ginas. 3-5. ISBN 978-0835930352 . OCLC 11091251 .  ^  Morse, Stephen P.; Ravenel, Bruce W; Mazor, Stanley; Pohlman, William B. (octubre de 1980). “Microprocesadores Intel: 8008 a 8086” . Computadora IEEE . 13 (10): 42\u201360. doi: 10,1109\/MC.1980.1653375 . S2cid 206445851 .  ^  “Hoja de datos del procesador HMOS 8086 de 16 bits”  (PDF) . Intel . Recuperado 26 de noviembre 2021 .  ^  Manual de referencia de Microsoft Macro Ensambater 5.0 . Corporaci\u00f3n Microsoft. 1987. Los tiempos y codificaciones en este manual se utilizan con permiso de Intel y provienen de las siguientes publicaciones: Intel Corporation. IAPX 86, 88, 186 y 188 Manual del usuario, referencia del programador, Santa Clara, California 1986. (Del mismo modo para IAPX 286, 80386, 80387.)  ^ a  b  C  El manual de usuario familiar 8086 . Corporaci\u00f3n Intel. Octubre de 1979. p. B-1. OCLC 65699372 .  ^ a  b  C  d  Es  Intel Corporation (mayo -junio de 1980). “8086 disponible para entorno industrial”. Vista previa de Intel (N\u00famero especial: soluciones de 16 bits): 29. OCLC 803251993 .  ^  “Gu\u00eda de referencia r\u00e1pida del microprocesador Intel\u00ae – A\u00f1o” . www.intel.com .  ^  Intel Corporation (mayo -junio de 1980). “La familia 8086: conceptos y realidades”. Vista previa de Intel (N\u00famero especial: soluciones de 16 bits): 19. ISSN 1041-8547 . OCLC 10331599 .  ^ a  b  Intel Corporation (enero -febrero de 1980). “Nuevos productos: el 8086 m\u00e1s r\u00e1pido proporciona un 60% m\u00e1s de rendimiento”. Vista previa de Intel : 22.  ^  Intel Corporation (mayo -junio de 1980). “Los nuevos productos familiares 8086 aumentan el rendimiento del procesador en un 50 por ciento”. Vista previa de Intel (N\u00famero especial: soluciones de 16 bits): 17.  ^  Intel Corporation (mayo -junio de 1979). “Componentes de microcomputadores: las nuevas reducciones de precios y las mejoras de producci\u00f3n hacen que el popular microprocesador 8086 sea a\u00fan m\u00e1s atractivo”. Vista previa de Intel : 11.  ^  Intel Corporation (agosto de 1981). Intel IAPX86, 88 Manual del usuario . pag. B-25. ISBN 0835930165 . OCLC 8459750 .  ^  Intel Corporation, “Newsbit: Intel licencia OKI en la versi\u00f3n CMOS de varios productos”, Solutions, julio\/agosto de 1984, p\u00e1gina 1.  ^  Ashborn, Jim; “Embalaje avanzado: A Little hace mucho”, Intel Corporation, Solutions, enero\/febrero de 1986, p\u00e1gina 2  ^  Intel Corporation, “Newsbits: Second Source News”, Solutions, enero\/febrero de 1985, p\u00e1gina 1  ^  “La evoluci\u00f3n del controlador de disquete | Museo OS\/2” . 2011-05-26 . Recuperado 2016-05-12 . En la IBM PC original (1981) y PC\/XT (1983), el FDC se ubic\u00f3 f\u00edsicamente en una tarjeta de adaptador de disquete separada. El FDC en s\u00ed era un NEC \u00b5PD765A o una parte compatible, como el Intel 8272A.  ^  “Intel agrega una sola tabla de 16 bits” . Mundo de la inform\u00e1tica . Volumen Xii, no. 50. 11 de diciembre de 1978. p. 86. ISSN 0010-4841 .  ^  Zachmann, Mark (23 de agosto de 1982). “Los defectos en la computadora personal de IBM frustran el cr\u00edtico” . Infoworld . Volumen 4, no. 33. pp. 57\u201358. ISNSN 0199-6649 . El IBM DisplayWriter es notablemente m\u00e1s caro que otros micros industriales que usan el 8086.  ^  “Para las piezas antiguas, la NASA va con valent\u00eda … en eBay” . New York Times . 12 de mayo de 2002.  ^  Kaman Tech. Manual  enlaces externos [ editar ] Wikimedia Commons tiene medios relacionados con Intel 8086 .          (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4"},{"@context":"http:\/\/schema.org\/","@type":"BreadcrumbList","itemListElement":[{"@type":"ListItem","position":1,"item":{"@id":"https:\/\/wiki.edu.vn\/all2es\/wiki30\/#breadcrumbitem","name":"Enzyklop\u00e4die"}},{"@type":"ListItem","position":2,"item":{"@id":"https:\/\/wiki.edu.vn\/all2es\/wiki30\/intel-8086-wikipedia\/#breadcrumbitem","name":"Intel 8086 – Wikipedia"}}]}]