Extensions SIMD en streaming – Wikipedia

Comparaison de la mise en œuvre des phrases commandantes par AMD (à gauche) et Intel (à droite), en 2013

Le Extensions SIMD en streaming ( SSE ), plus tôt aussi Extensions de streaming Internet SIMD (ISSE) est un taux dominant étendu par Intel, qui a été présenté en 1999 avec l’introduction du processeur Pentium III- (Katmai) en 1999 et, par conséquent, au départ le nom Katmai Nouvelles instructions (Kni) portait. Le but est d’accélérer les programmes par parallélisation aux niveaux d’instructions, appelés SIMD.

Contrairement à l’élargissement de la commande MMX publié précédemment, SSE a été spécialement développé pour les types de nombres de fabrication coulissants. Intel a également décidé de reconstruire complètement l’instructeur SSE et non compatible avec l’instrument 3DNOW publié par le concurrent AMD en 1998, qui a atteint un objectif comparable. Cette étape a réussi à long terme, SSE a prévalu au cours de la 3DNOW et AMD n’a également pris en charge que SSE et laissé le support 3DNOW expiré. ^[d’abord]

Bien que initialement mentionné explicitement (ISSE), cette technologie n’a rien à voir avec Internet; Au contraire, la référence à un meilleur marketing (Intel a fait campagne lorsque le Pentium III et autres a été présenté que le surf sur Internet deviendrait plus rapide ou plus excitant). Après un court laps de temps, Intel a laissé tomber le “je” pour qu’aujourd’hui vous puisse seulement SSE parle.

SSE NOURES DE DÉVELOPPEMENT [ Modifier | Modifier le texte source ]]

La concurrence entre AMD et Intel, qui existe depuis un certain temps, a conduit à des extensions incompatibles de SSE depuis environ SSE3. ^[2]

SSE2, SSE3, SSSE3, SSE4, SSE4A et SSE5 sont des extensions plus jeunes ou des propositions d’expansion de SSE à la fois AMD et Intel. En attendant, les extensions vectorielles avancées, XOP et CVT16 existent également.

Le registre SSE de huit bit de 128 bits et dédié, appelé xmm0 à xmm7

L’expansion de taux de commande SSE comprenait à l’origine 70 instructions et 8 nouveaux registres (XMM0 à XMM7), plus tard au cours du développement ultérieur, le numéro d’enregistrement et le nombre de commandes ont été augmentés.

Comme les extensions AMDS 3DNOW, SSE est principalement conçue pour les opérations de virgule coulissantes. Avec le Pentium III, cependant, Intel a introduit de nouveaux registres de 128 bits, de sorte qu’avec les commandes SSE deux fois plus de données peut être traitée en parallèle en même temps, comme avec le 3DNOW basé sur des registres 64 bits. Cependant, cela ne s’est pas accompagné d’un débit de calcul plus élevé pour les processeurs à l’époque, car les commandes SSE 128 bits ont été décomposées en interne dans deux micro-surgeries SSE 64 bits parce que les unités d’exécution internes et leurs chemins de données n’avaient que 64 bits. ^[3]

Dans le cas de processeurs actuels 64 bits, tels que ceux basés sur la microarchitecture centrale, les registres SSE 128 bits de large sont en fait traités en une seule étape. Le nombre de registres SSE a également été augmenté à 16, par lequel l’analogue nouvellement introduit au schéma de noms précédent est appelé XMM8 à XMM15.

Étant donné que SSE a été l’une des premières extensions SIMD de l’architecture x86 et est arrivée sur le marché en 1999, pratiquement tous les CPU x86 ont eu SSE depuis le milieu des années 2000.

Par exemple, à partir de l’Athlon, AMD a soutenu une partie des commandes contenues dans la commande SSE (y compris ceux qui travaillent avec des registres 64 bits). Ici, on parle également d’une expansion de MMX. Depuis le processeur Athlon XP, SSE a été pleinement soutenu, à ce jour, même que même sa propre expansion 3dnow a été abandonnée.

Vous trouverez ci-dessous un aperçu de laquelle la famille CPU Les fabricants respectifs ont intégré SSE:

1. ↑ 3DNOW! Les instructions sont en cours de dépréciation ( Mémento des Originaux à partir du 9 novembre 2013 Archives Internet ) Info: Le lien d’archive a été utilisé automatiquement et non encore vérifié. Veuillez vérifier le lien d’origine et d’archiver en fonction des instructions, puis supprimez cette note. @d’abord @ 2 Modèle: webachiv / iabot / développeur.amd.com (Anglais)
2. ↑ Fog Agner: Arrêtez la guerre des instructions. Agner.org, 5 décembre 2009, consulté le 12 mai 2012 (Anglais).
3. ↑ Jon Stokes: Dans le noyau: la microarchitecture de nouvelle génération d’Intel. arstechnica.com, 5 avril 2006, archivé à partir de Original suis 1. avril 2007 ; consulté le 12 mai 2012 (Anglais).