Langue de description du matériel – Wikipedia

Un Langue de description du matériel ( Anglais Langue de description du matériel , HDL ) est un langage formel avec lequel les opérations de circuits intégrés et leur conception peuvent être décrits et testés dans des simulations. ^[d’abord] Les langues Verilog et VHDL sont parmi les langues les plus couramment utilisées pour décrire la logique numérique et sont établies comme des normes industrielles. ^[2] Les HDL font partie de l’automatisation de la conception électronique.

Description du matériel Les langages expriment le comportement temporel et / ou une structure de circuit (spatiale) dans le texte normal. Contrairement aux langages de programmation logicielle, la syntaxe et la sémantique des HDL contiennent les possibilités d’exprimer des processus temporels et des simultanités dans leur notation, comme le matériel le requis. Les langues dont la seule caractéristique est de reproduire les connexions des circuits électroniques sous la forme de listes de réseaux sont Langues de netlist désigné.

L’une des raisons de l’utilisation d’un HDL est la possibilité de générer des listes de réseaux de génération automatique pour les circuits intégrés via un outil de synthèse. Par exemple, les circuits peuvent être implémentés dans des modules de microélectronique configurables tels que les tableaux de porte programmables sur le terrain (FPGA) ou dans des circuits intégrés spécifiques à l’application (ASIC).

Pour la synthèse du circuit, créant une liste de réseaux, seule une partie de la langue, basée sur la syntaxe et la sémantique, convient généralement. La synthèse logique est préférée dans le domaine du circuit numérique. Les parties restantes de la langue conviennent à la modélisation plus simple d’un environnement de test pour la vérification des fonctionnalités dans les programmes de simulation. Un exemple de construction vocale non synthétique est l’insertion et la sortie des fichiers (E / S de fichiers) qui n’est disponible que dans l’environnement de simulation. La portée du béton dont les parties de la langue sont encore synthésives dépend des outils synthétiques utilisés. Au début de la synthèse logique, les multiplications numériques n’ont pas pu être synthétisées directement. En règle générale, les outils disponibles en 2008 dominent la synthèse directe de l’opération de multiplication dans le matériel.

Les niveaux d’abstraction suivants sont utilisés:

• Modèle comportemental ( comportemental , en partie pas synthésive)
• Niveau de transfert d’enregistrement (modèle RTL, synthétif)
• Modèle Gatelevel (liste de réseaux)

Vhdl [ Modifier | Modifier le texte source ]]

Le développement du HDL est généralement lié à l’historique de développement de l’industrie informatique et en particulier de la microélectronique. En raison des conceptions, des développements et de la complexité croissants, le ministère américain de la Défense (DoD) a fait don d’un programme pour la normalisation des systèmes numériques au début des années 80, le So-Called. VHSIC (IC à très grande vitesse) -Programm . ^{[d’abord] [3]} La mise en œuvre de cette exigence d’un “outil de documentation standardisé, qui a accompli des informations détaillées sur l’interface (c’est-à-dire les entrées et les sorties) et le comportement des systèmes numériques”, effectué par les Texas Instruments, IBM et Intermétriques. Une première version du VHDL “Tool” a été publiée en 1985 puis remise à l’IEEE. L’IEEE a ensuite publié le standard IEEE 1076–1987 en 1987.

Verilog [ Modifier | Modifier le texte source ]]

Verilog a été créé quel que soit le VHDL et a été développé en HDL pour la simulation logique (Verilog-XL) en 1983 par des systèmes de conception intégrés automatisés (plus tard: Gateway Design Automation) sous la direction de Phil Moorby. ^[4] GDA a finalement été repris par Cadence en 1990. Afin de ne pas perdre de popularité par rapport à VHDL, Cadence a publié le HDL pour un développement ultérieur. L’IEEE a finalement standardisé Verilog en 1995 en tant que standard IEEE 1364.

Karl et Abl ont parlé [ Modifier | Modifier le texte source ]]

Les premiers langages de description du matériel (vers 1977) étaient le FAI (processeur d’instructions) ^[5] de l’Université Carnegie Mellon, et Karl, de l’Université de Karlsruhe, plus tard développé au TU KAISERSLAUTERN. ^[6] Le FAI était similaire à un langage de programmation logiciel et a servi à décrire le comportement d’entrée / sortie de la simulation. Cependant, il n’est guère utilisable pour la synthèse. Un projet de calcul comprenait également «Karl et sa mise en œuvre pour soutenir» Plan de plancher de la puce VLSI «Et conception matérielle structurée. Il fournit également la base du langage sœur graphique interactif de Karl, mis en œuvre au début des années 1980 au centre de recherche CSELT à Turin, en Italie, en tant que système de conception VLSI graphique. Au milieu des années 80, un consortium financé par l’UE a mis en œuvre un complet ” Framework de conception VLSI «Autour de Karl et ABL autour. ^[7] En 1983, la société DATA-I / O a introduit la langue Abel aux systèmes logiques et aux capitales (anglais. machines d’État finies ) décrire.

Le terme est régulièrement (et incorrectement) Programme Synonyme pour avoir écrit une description matérielle. Cela résulte du fait que les HDL représentent une spécification exécutable d’un matériel spécifique. Un programme de simulation qui fournit la sémantique de base de la langue et le temps du temps offre au développeur de l’électronique la possibilité de modéliser un matériel avant qu’il ne soit physiquement (technologie semi-conductrice). Cette possibilité d’exécution donne l’impression que cette langue est utilisée pour “programmer” quelque chose, par lequel ce type d’exécution diffère de la compilation logicielle et de l’exécution. La distinction peut également être comprise sur le “but” de la méthode respective (logiciel vs matériel): le résultat d’un logiciel est un programme transformable pour un ordinateur donné (par exemple le microcontrôleur). D’un autre côté, le résultat chez HDLS est un “module matériel” ou une puce. Une caractéristique de distinction juridique est que les «inventions implémentées par ordinateur» sont-elles ainsi que ce sont des programmes informatiques purs. Néanmoins, dans le monde professionnel, z. B. Le terme anglais Codage Utilisé en relation avec HDLS. ^[8]

Il existe également des HDL et des simulateurs pour la modélisation dans la technologie numérique et analogique, par exemple l’extension VHDL-AMS (abréviation pour: VHDL Signal analogique ). ^[9]

Il est possible de décrire le matériel sémantiquement dans un langage répandu tel que C ++, en conjonction avec des bibliothèques de classe étendues. SystemC poursuit cette approche, qui n’est actuellement synthésive que dans des cas exceptionnels et est principalement utilisé dans le domaine académique. Le C ++ “normal”, en revanche, ne contient aucune possibilité de décrire un cours temporel et ne convient donc pas.

Les HDL sont standardisés par diverses normes IEEE et IEC. L’IEEE Comité des normes d’automatisation de la conception (DASC) est responsable de la normalisation. ^[dix] Quelques exemples sont répertoriés ci-dessous: ^[11]

• IEEE 1076-2019 – VHDL ^[douzième]
• IEC – 62530 – Systemverilog ^[13]
• IEC – 61691-6: Langages comportementaux – Partie 6: Extensions analogiques et signals analogiques VHDL ^[14]

1. ↑ ^{un b} Brock J. Lameres: Introduction aux circuits logiques et conception logique avec VHDL . Springer International Publishing, Cham 2019, ISBN 978-3-03012488-5, S. 156 ff ., est ce que je: 10 1007 / 978-3-030-12489-2 ( Springer.com [Consulté le 28 décembre 2022]).
2. ↑ Lu Dai: Faites un impact et impliquez-vous dans le développement et l’évolution des normes. Dans: Edacafé. Internet Business Systems Inc., 12 mars 2020, consulté le 28 décembre 2022 (Anglais).
3. ↑ Vhdl. Dans: Semi-conducteur. SMG, consulté le 28 décembre 2022 (Anglais américain).
4. ↑ Philip Moorby. Musée d’histoire informatique, consulté le 28 décembre 2022 (Anglais).
5. ↑ Mario R. Barbacci, Gary E. Barnes, Roderic Geoffrey Galton Cattell, Daniel P. Siewiorek: Le langage de description de l’ordinateur ISPS . Département d’informatique (Université Carnegie Mellon), 1. Juni 1978, doi: 10.1184 / r1 / 6610637.v1 (Anglais, CMU.edu [Consulté le 28 décembre 2022]).
6. ↑ Reiner W. Hartenstein: Karl et Abl . Dans: Fondamentaux et normes dans les langues de description du matériel . Springs Non-Herlands, Drogian, en 1993, ISBN 978-94-010-48486-0, S. 447–466 , est ce que je: 10,1007 / 978-94-011-1914-6_16 (Anglais, Springer.com [Consulté le 28 décembre 2022]).
7. ↑ Jean P. Mirmet (HRSG.): Fondamentaux et normes dans les langues de description du matériel . Springs Pays-Bas, Draggian, ISBN 978-94-01,018-4846-0, DI: 10 1007 / 978-94-011-1914-6-6 (Anglais, Springer.com [Consulté le 28 décembre 2022]).
8. ↑ Pong P. Chu: Conception matérielle RTL Utilisation de VHDL: codage pour l’efficacité, la portabilité et l’évolutivité . Wiley-Interscience, Hoboken, N.J. 2006, ISBN 0-471-78639-X ( Ieee.org ).
9. ↑ Johann Siegl, Edgar Zocher: Méthodologie de développement et outils de conception . Dans: Technologie de circuit . Springer Berlin Heidelberg, Berlin, Heidelberg 2018, ISBN 978-3-662-56285-7, S. 9–92 , est ce que je: 10,1007 / 978-3-662-56286-4_2_2 ( Springer.com [Consulté le 28 décembre 2022]).
10. ↑ Page Web DASC. Le comité des normes d’automatisation de la conception, consulté le 28 décembre 2022 (Anglais).
11. ↑ Normes IEEE. Aclellera Systems Initiative, 2022, consulté le 28 décembre 2022 (Anglais).
12. ↑ IEEE 1076-2019 – Norme IEEE pour le manuel de référence du langage VHDL. Dans: IEEEEE. IEEE, 23 décembre 2019, consulté le 28 décembre 2022 (Anglais).
13. ↑ IEC – 62530 – SystemVerilog – Conception matérielle unifiée, spécification et langage de vérification | Engineering360. Dans: GlobalSpec / Engineering360. Commission électrotechnique internationale (CEI), 1. Juli 2021, consulté le 28 décembre 2022 (Anglais).
14. ↑ IEC – 61691-6 – Langues comportementales – Partie 6: Extensions analogiques et signals analogiques VHDL | Engineering360. Dans: GlobalSpec / Engineering360. Commission électrotechnique internationale (CEI), 1. Juni 2021, consulté le 28 décembre 2022 (Anglais).