[{"@context":"http:\/\/schema.org\/","@type":"BlogPosting","@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/extensions-simd-en-streaming-wikipedia\/#BlogPosting","mainEntityOfPage":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/extensions-simd-en-streaming-wikipedia\/","headline":"Extensions SIMD en streaming – Wikipedia","name":"Extensions SIMD en streaming – Wikipedia","description":"before-content-x4 Comparaison de la mise en \u0153uvre des phrases commandantes par AMD (\u00e0 gauche) et Intel (\u00e0 droite), en 2013","datePublished":"2018-05-11","dateModified":"2018-05-11","author":{"@type":"Person","@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/author\/lordneo\/#Person","name":"lordneo","url":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/author\/lordneo\/","image":{"@type":"ImageObject","@id":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","url":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","height":96,"width":96}},"publisher":{"@type":"Organization","name":"Enzyklop\u00e4die","logo":{"@type":"ImageObject","@id":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","url":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","width":600,"height":60}},"image":{"@type":"ImageObject","@id":"https:\/\/upload.wikimedia.org\/wikipedia\/commons\/thumb\/0\/0d\/X86_extensions_2013.svg\/220px-X86_extensions_2013.svg.png","url":"https:\/\/upload.wikimedia.org\/wikipedia\/commons\/thumb\/0\/0d\/X86_extensions_2013.svg\/220px-X86_extensions_2013.svg.png","height":"156","width":"220"},"url":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/extensions-simd-en-streaming-wikipedia\/","wordCount":1500,"articleBody":"     (adsbygoogle = window.adsbygoogle || []).push({});before-content-x4 Comparaison de la mise en \u0153uvre des phrases commandantes par AMD (\u00e0 gauche) et Intel (\u00e0 droite), en 2013 Le Extensions SIMD en streaming ( SSE ), plus t\u00f4t aussi Extensions de streaming Internet SIMD (ISSE) est un taux dominant \u00e9tendu par Intel, qui a \u00e9t\u00e9 pr\u00e9sent\u00e9 en 1999 avec l’introduction du processeur Pentium III- (Katmai) en 1999 et, par cons\u00e9quent, au d\u00e9part le nom Katmai Nouvelles instructions (Kni) portait. Le but est d’acc\u00e9l\u00e9rer les programmes par parall\u00e9lisation aux niveaux d’instructions, appel\u00e9s SIMD.        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4Contrairement \u00e0 l’\u00e9largissement de la commande MMX publi\u00e9 pr\u00e9c\u00e9demment, SSE a \u00e9t\u00e9 sp\u00e9cialement d\u00e9velopp\u00e9 pour les types de nombres de fabrication coulissants. Intel a \u00e9galement d\u00e9cid\u00e9 de reconstruire compl\u00e8tement l’instructeur SSE et non compatible avec l’instrument 3DNOW publi\u00e9 par le concurrent AMD en 1998, qui a atteint un objectif comparable. Cette \u00e9tape a r\u00e9ussi \u00e0 long terme, SSE a pr\u00e9valu au cours de la 3DNOW et AMD n’a \u00e9galement pris en charge que SSE et laiss\u00e9 le support 3DNOW expir\u00e9. [d’abord] Bien que initialement mentionn\u00e9 explicitement (ISSE), cette technologie n’a rien \u00e0 voir avec Internet; Au contraire, la r\u00e9f\u00e9rence \u00e0 un meilleur marketing (Intel a fait campagne lorsque le Pentium III et autres a \u00e9t\u00e9 pr\u00e9sent\u00e9 que le surf sur Internet deviendrait plus rapide ou plus excitant). Apr\u00e8s un court laps de temps, Intel a laiss\u00e9 tomber le “je” pour qu’aujourd’hui vous puisse seulement SSE parle.        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4SSE NOURES DE D\u00c9VELOPPEMENT [ Modifier | Modifier le texte source ]] La concurrence entre AMD et Intel, qui existe depuis un certain temps, a conduit \u00e0 des extensions incompatibles de SSE depuis environ SSE3. [2] SSE2, SSE3, SSSE3, SSE4, SSE4A et SSE5 sont des extensions plus jeunes ou des propositions d’expansion de SSE \u00e0 la fois AMD et Intel. En attendant, les extensions vectorielles avanc\u00e9es, XOP et CVT16 existent \u00e9galement.  Le registre SSE de huit bit de 128 bits et d\u00e9di\u00e9, appel\u00e9 xmm0 \u00e0 xmm7 L’expansion de taux de commande SSE comprenait \u00e0 l’origine 70 instructions et 8 nouveaux registres (XMM0 \u00e0 XMM7), plus tard au cours du d\u00e9veloppement ult\u00e9rieur, le num\u00e9ro d’enregistrement et le nombre de commandes ont \u00e9t\u00e9 augment\u00e9s.        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4Comme les extensions AMDS 3DNOW, SSE est principalement con\u00e7ue pour les op\u00e9rations de virgule coulissantes. Avec le Pentium III, cependant, Intel a introduit de nouveaux registres de 128 bits, de sorte qu’avec les commandes SSE deux fois plus de donn\u00e9es peut \u00eatre trait\u00e9e en parall\u00e8le en m\u00eame temps, comme avec le 3DNOW bas\u00e9 sur des registres 64 bits. Cependant, cela ne s’est pas accompagn\u00e9 d’un d\u00e9bit de calcul plus \u00e9lev\u00e9 pour les processeurs \u00e0 l’\u00e9poque, car les commandes SSE 128 bits ont \u00e9t\u00e9 d\u00e9compos\u00e9es en interne dans deux micro-surgeries SSE 64 bits parce que les unit\u00e9s d’ex\u00e9cution internes et leurs chemins de donn\u00e9es n’avaient que 64 bits. [3] Dans le cas de processeurs actuels 64 bits, tels que ceux bas\u00e9s sur la microarchitecture centrale, les registres SSE 128 bits de large sont en fait trait\u00e9s en une seule \u00e9tape. Le nombre de registres SSE a \u00e9galement \u00e9t\u00e9 augment\u00e9 \u00e0 16, par lequel l’analogue nouvellement introduit au sch\u00e9ma de noms pr\u00e9c\u00e9dent est appel\u00e9 XMM8 \u00e0 XMM15. \u00c9tant donn\u00e9 que SSE a \u00e9t\u00e9 l’une des premi\u00e8res extensions SIMD de l’architecture x86 et est arriv\u00e9e sur le march\u00e9 en 1999, pratiquement tous les CPU x86 ont eu SSE depuis le milieu des ann\u00e9es 2000. Par exemple, \u00e0 partir de l’Athlon, AMD a soutenu une partie des commandes contenues dans la commande SSE (y compris ceux qui travaillent avec des registres 64 bits). Ici, on parle \u00e9galement d’une expansion de MMX. Depuis le processeur Athlon XP, SSE a \u00e9t\u00e9 pleinement soutenu, \u00e0 ce jour, m\u00eame que m\u00eame sa propre expansion 3dnow a \u00e9t\u00e9 abandonn\u00e9e. Vous trouverez ci-dessous un aper\u00e7u de laquelle la famille CPU Les fabricants respectifs ont int\u00e9gr\u00e9 SSE: \u2191  3DNOW! Les instructions sont en cours de d\u00e9pr\u00e9ciation ( M\u00e9mento des Originaux \u00e0 partir du 9 novembre 2013 Archives Internet )  Info: Le lien d’archive a \u00e9t\u00e9 utilis\u00e9 automatiquement et non encore v\u00e9rifi\u00e9. Veuillez v\u00e9rifier le lien d’origine et d’archiver en fonction des instructions, puis supprimez cette note. @d’abord @ 2 Mod\u00e8le: webachiv \/ iabot \/ d\u00e9veloppeur.amd.com (Anglais)  \u2191  Fog Agner: Arr\u00eatez la guerre des instructions. Agner.org, 5 d\u00e9cembre 2009, consult\u00e9 le 12 mai 2012 (Anglais).   \u2191  Jon Stokes: Dans le noyau: la microarchitecture de nouvelle g\u00e9n\u00e9ration d’Intel. arstechnica.com, 5 avril 2006, archiv\u00e9 \u00e0 partir de Original suis 1. avril 2007 ; consult\u00e9 le 12 mai 2012 (Anglais).         (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4"},{"@context":"http:\/\/schema.org\/","@type":"BreadcrumbList","itemListElement":[{"@type":"ListItem","position":1,"item":{"@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/#breadcrumbitem","name":"Enzyklop\u00e4die"}},{"@type":"ListItem","position":2,"item":{"@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/extensions-simd-en-streaming-wikipedia\/#breadcrumbitem","name":"Extensions SIMD en streaming – Wikipedia"}}]}]