[{"@context":"http:\/\/schema.org\/","@type":"BlogPosting","@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/intel-celeron-p6-wikipedia\/#BlogPosting","mainEntityOfPage":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/intel-celeron-p6-wikipedia\/","headline":"Intel Celeron (P6) – Wikipedia","name":"Intel Celeron (P6) – Wikipedia","description":"before-content-x4 Intel Celeron >> Embl\u00e8me de Celeron Production: 1998 \u00e0 2002 Producteur: Intel Emplacement du processus: 266 MHz Bis 1,4","datePublished":"2023-09-13","dateModified":"2023-09-13","author":{"@type":"Person","@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/author\/lordneo\/#Person","name":"lordneo","url":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/author\/lordneo\/","image":{"@type":"ImageObject","@id":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","url":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","height":96,"width":96}},"publisher":{"@type":"Organization","name":"Enzyklop\u00e4die","logo":{"@type":"ImageObject","@id":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","url":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","width":600,"height":60}},"image":{"@type":"ImageObject","@id":"https:\/\/upload.wikimedia.org\/wikipedia\/de\/thumb\/c\/c7\/Intel_inside_Celeron_Logo.svg\/200px-Intel_inside_Celeron_Logo.svg.png","url":"https:\/\/upload.wikimedia.org\/wikipedia\/de\/thumb\/c\/c7\/Intel_inside_Celeron_Logo.svg\/200px-Intel_inside_Celeron_Logo.svg.png","height":"236","width":"200"},"url":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/intel-celeron-p6-wikipedia\/","wordCount":2200,"articleBody":"     (adsbygoogle = window.adsbygoogle || []).push({});before-content-x4Intel Celeron >> Embl\u00e8me de Celeron  Production:  1998 \u00e0 2002 Producteur:  Intel Emplacement du processus:  266 MHz Bis 1,4 GHz FSB-Stroke:  66 MHz jusqu’\u00e0 100 MHz L2-Caachegr\u00f6\u00dfe:  0 frit bis 256 frit Taux de commande:  x86 Mikroarchitektur:  Intel P6 Base:  Noms du noyau du processeur:  Covington Mendocino Coplamers Tualatine Le Intel-Celeron -Les processeurs bas\u00e9s sur l’architecture Intel P6 \u00e9taient les premiers processeurs d\u00e9velopp\u00e9s pour le segment des prix bas. Intel a pr\u00e9sent\u00e9 avec eux le nom de la marque Intel Celeron. Avec l’introduction de l’architecture Netburst en 2002, ces processeurs ont \u00e9t\u00e9 remplac\u00e9s par des c\u00e9lerons Intel sur la base de cette architecture.        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4Les premiers mod\u00e8les du Celeron Intel proviennent du Pentium II, des mod\u00e8les ult\u00e9rieurs de la microarchitecture P6 de Pentium III. Le premier Celeron (Covington) avec des taux d’horloge de 266 MHz est initialement venu sur le march\u00e9 sans un cache L2, ce qui a conduit \u00e0 une situation paradoxale qui a toujours exist\u00e9 sur le plan technique: sans ce cache L2, le Covington n’est pas seulement plus lent qu’un pentium Pentium II, il doit \u00eatre battu dans de nombreux domaines d’application, m\u00eame avec un pentium Pentium II dans la premi\u00e8re g\u00e9n\u00e9ration. D’un autre c\u00f4t\u00e9, les performances d’un Pentium II abord\u00e9es avec 233 MHz sont parfois significativement sup\u00e9rieures \u00e0 celles d’un Pentium chronom\u00e9tr\u00e9 avec 200 MHz.        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4Intel a ensuite \u00e9quip\u00e9 le Celeron avec 128 kib l2 cache, ce qui contraste avec celui du Pentium II-est non seulement la moiti\u00e9, mais avec la fr\u00e9quence d’horloge CPU compl\u00e8te. Le Celeron a donc un cache plus petit mais deux fois plus rapide. Par cons\u00e9quent, la deuxi\u00e8me g\u00e9n\u00e9ration de Celeron (Mendocino) dans certaines zones d’application est encore plus rapide qu’un Pentium II du m\u00eame temps. Fait int\u00e9ressant, cependant, il y avait encore des clients pour le Covington: \u00e0 ce moment-l\u00e0, les tentatives d’overclocking n’\u00e9taient g\u00e9n\u00e9ralement pas \u00e9chou\u00e9es en raison du noyau du processeur lui-m\u00eame, mais \u00e0 son cache L2, qui n’\u00e9tait souvent pas \u00e0 la hauteur des fr\u00e9quences d’horloge sup\u00e9rieures. Cependant, comme le Covington n’a pas de cache L2, le processeur peut \u00eatre utilis\u00e9 en partie avec des fr\u00e9quences d’horloge significativement plus \u00e9lev\u00e9es. Le Mendocino-Celeron peut \u00e9galement \u00eatre tr\u00e8s bien overclock\u00e9: le Celeron 300A (l’ajout “A” ne sert qu’\u00e0 la diff\u00e9renciation entre le 300 MHz-Covington) est souvent \u00e9galement bien refroidi avec 450 MHz avec une fr\u00e9quence d’horloge FSB de 100 MHz au lieu du 66 MHz pr\u00e9vu. Pour y parvenir, la broche SLOT-1 B21 peut \u00eatre enregistr\u00e9e ou isol\u00e9e afin de pr\u00e9tendre que la carte principale, un Pentium II avec une horloge FSB de 100 MHz est install\u00e9. [d’abord] Sur les cartes principales du Pentium II, qui ne prend en charge que l’horloge FSB de 66 MHz, le remplacement du Pentium II abord\u00e9 avec un maximum de 333 MHz est obtenu avec une augmentation de performance notable, qui devient en fait un processeur de soul\u00e8vement pour le segment \u00e0 faible prix. Pour cet \u00e9change, un adaptateur de Socket 370 sur l’emplacement 1 est requis, par lequel aucune autre exigence pour cet adaptateur n’est plac\u00e9e dans ce cas.        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4Table of ContentsCovington [ Modifier | Modifier le texte source ]] Mendocino [ Modifier | Modifier le texte source ]] Mendocino [ Modifier | Modifier le texte source ]] Copmmers-128 [ Modifier | Modifier le texte source ]] Tualatin-256 [ Modifier | Modifier le texte source ]] Covington [ Modifier | Modifier le texte source ]]  Cache L1: 16 + 16 kib (donn\u00e9es + instructions) Cache L2: non disponible Mmx Slot 1, GTL + avec 66 MHz FSB Performance de perte (TDP): Tension de fonctionnement (VCore): 2.0 V Date d’apparence: 15 avril 1998 Technologie de fabrication: 250 nm La taille: 118 mm\u00b2 \u00e0 7,5 millions de transistors CapSettes: Mendocino [ Modifier | Modifier le texte source ]]  Celeron MIT 300 MHz (Mbocine) Cache L1: 16 + 16 kib (donn\u00e9es + instructions) L2-cachhe: 128 kib mit prozessortakt Mmx Slot 1, GTL + avec 66 MHz FSB Tension de fonctionnement (VCore): 2.0 V Performance de perte (TDP): Date d’apparence: 24 ao\u00fbt 1998 Technologie de fabrication: 250 nm La taille: 154 mm\u00b2 \u00e0 19,2 millions de transistors CapSettes:300 MHz 333 MHz 366 MHz 400 MHz 433 MHz Mendocino [ Modifier | Modifier le texte source ]]  Celeron avec 333 MHz (Mendocino) – Top  Celeron avec 333 MHz (Mendocino) – en dessous Cache L1: 16 + 16 kib (donn\u00e9es + instructions) L2-cachhe: 128 kib mit prozessortakt Mmx Socket 370 PPGA, GTL + avec 66 MHz FSB Ministre tension (VCore): 2.0 V Performance de pose (TDP): 17,8\u201328,3 W Date d’apparence: 1999 Technologie de fabrication: 250 nm La taille: 154 mm\u00b2 \u00e0 19,2 millions de transistors CapSettes: 300 \u00e0 533 MHz300 MHz 333 MHz 366 MHz 400 MHz 433 MHz 466 MHz 500 MHz 533 MHz Copmmers-128 [ Modifier | Modifier le texte source ]]  Celeron avec 600 MHz (Coppermine-128) -Top  Celeron avec 600 MHz (Coppermine-128) -underside Cache L1: 16 + 16 kib (donn\u00e9es + instructions) L2-cachhe: 128 kib mit prozessortakt MMX, SSE Socket 370 FC-PGA, GTL + avec 66 ou 100 MHz FSB Ministre tension (VCore): 1,50\u20131,75 V Performance de pose (TDP): 11.2\u201332.0 W Date d’apparence: 29 mars 2000 Technologie de fabrication: 180 nm La taille: 106 mm\u00b2 \u00e0 28,1 millions de transistors CapSettes:66 MHz FSB533 MHz 566 MHz 600 MHz 633 MHz 666 MHz 700 MHz 733 MHz 766 MHz 100 MHz FSB800 MHz 850 MHz 900 MHz 950 MHz 1000 MHz 1100 MHz Tualatin-256 [ Modifier | Modifier le texte source ]]  Celeron avec 1300 MHz (Tuelin)  Celeron avec 1400 MHz (Tuelin) Cache L1: 16 + 16 kib (donn\u00e9es + instructions) L2-cachhe: 256 kib mit prozessortakt MMX, SSE Socket 370 FC-PGA2, AGTL avec 100 MHz FSB Ministre tension (VCore): 1,475\u20131,50 V Performance de pose (TDP): 28.9-34.8 W Date d’apparence: 2 octobre 2001 Technologie de fabrication: 130 nm La taille: 80 mm\u00b2 avec 44 millions de transistors CapSettes:900 MHz 1000 MHz 1100 MHz 1200 MHz 1300 MHz 1400 MHz \u2191  Mat\u00e9riel de Tom: Comment obtenir les 66 CPU \u00e0 66 MHz fonctionnant 100 MHz , Article du 14 mai 1998        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4"},{"@context":"http:\/\/schema.org\/","@type":"BreadcrumbList","itemListElement":[{"@type":"ListItem","position":1,"item":{"@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/#breadcrumbitem","name":"Enzyklop\u00e4die"}},{"@type":"ListItem","position":2,"item":{"@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/intel-celeron-p6-wikipedia\/#breadcrumbitem","name":"Intel Celeron (P6) – Wikipedia"}}]}]