[{"@context":"http:\/\/schema.org\/","@type":"BlogPosting","@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/latch-up-effekt-wikipedia\/#BlogPosting","mainEntityOfPage":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/latch-up-effekt-wikipedia\/","headline":"Latch-up-Effekt – Wikipedia","name":"Latch-up-Effekt – Wikipedia","description":"before-content-x4 Le terme technique Effet de verrouillage (Sratch de l’anglais aussi aussi Latch de l’\u00e9v\u00e9nement unique , CE ) Dans","datePublished":"2023-11-20","dateModified":"2023-11-20","author":{"@type":"Person","@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/author\/lordneo\/#Person","name":"lordneo","url":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/author\/lordneo\/","image":{"@type":"ImageObject","@id":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","url":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","height":96,"width":96}},"publisher":{"@type":"Organization","name":"Enzyklop\u00e4die","logo":{"@type":"ImageObject","@id":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","url":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","width":600,"height":60}},"image":{"@type":"ImageObject","@id":"https:\/\/upload.wikimedia.org\/wikipedia\/commons\/thumb\/2\/2e\/CMOS-Inverter_mit_parasit%C3%A4rem_Thyristor.png\/220px-CMOS-Inverter_mit_parasit%C3%A4rem_Thyristor.png","url":"https:\/\/upload.wikimedia.org\/wikipedia\/commons\/thumb\/2\/2e\/CMOS-Inverter_mit_parasit%C3%A4rem_Thyristor.png\/220px-CMOS-Inverter_mit_parasit%C3%A4rem_Thyristor.png","height":"116","width":"220"},"url":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/latch-up-effekt-wikipedia\/","wordCount":1973,"articleBody":"     (adsbygoogle = window.adsbygoogle || []).push({});before-content-x4Le terme technique Effet de verrouillage (Sratch de l’anglais aussi aussi Latch de l’\u00e9v\u00e9nement unique , CE ) Dans l’\u00e9lectronique, la transition d’un \u00e9l\u00e9ment de construction de semi-conducteurs, comme au niveau du CMOS, fait r\u00e9f\u00e9rence \u00e0 un \u00e9tat de faible r\u00e9sistance qui peut conduire \u00e0 un court-circuit \u00e9lectrique. Si des mesures de protection sont manquantes, le Effet de verrouillage Pour la destruction thermique du composant.        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4Un effet de verrouillage peut \u00eatre d\u00e9clench\u00e9 par une courte pointe de tension \u00e9lectrique, par exemple par surtension ou une d\u00e9charge \u00e9lectrostatique. De plus, le rayonnement alpha ou neutronique peut \u00e9galement d\u00e9clencher un effet de verrouillage. En raison du rayonnement des particules (significativement plus \u00e9lev\u00e9) dans l’espace, l’utilisation de l’espace de certains composants fortement miniaturis\u00e9s n’est donc pas possible.  Traverse \u00e0 travers la structure d’un onduleur CMOS et repr\u00e9sentation du thyristor parasite La structure de la couche des terminaisons individuelles des transistors \u00e0 effet de champ N et P du canal p dans un substrat commun dans un circuit int\u00e9gr\u00e9 entra\u00eene des transistors bipolaires parasitaires et pnp parasitaires ind\u00e9sirables. Dans leur interconnexion mutuelle, celles-ci correspondent \u00e0 un thyristor, comme le montre l’exemple d’un onduleur dans la technologie CMOS. Le Effet de verrouillage D\u00e9crit l’allumage (commutation) de ce thyristor parasite. Cela circule bri\u00e8vement de la tension d’alimentation dans le composant. L’\u00e9lectricit\u00e9 fluide est alors suffisamment \u00e9lev\u00e9e pour cr\u00e9er une surcharge thermique dans cette zone et pour endommager ou d\u00e9truire le circuit.        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4Table of Contentsdescription technique [ Modifier | Modifier le texte source ]] M\u00e9canismes de d\u00e9clenchement [ Modifier | Modifier le texte source ]] Contre-mesures structurelles dans le semi-conducteur [ Modifier | Modifier le texte source ]] Contre-mesures dans le circuit environnant [ Modifier | Modifier le texte source ]] description technique [ Modifier | Modifier le texte source ]] Le Structure g\u00e9om\u00e9trique critique se compose d’un NPN lat\u00e9ral parasite et d’un transistor PNP vertical. Les zones de vidange source du transistor du canal P sont l’\u00e9metteur et le N-pan la base du transistor PNP r\u00e9sultant, tandis que le substrat de la t\u00eate de P est le collecteur. En cons\u00e9quence, l’\u00e9metteur, la base et le collecteur du transistor bipolaire NPN forment les zones de vidange source des transistors \u00e0 effet de champ N canal N, le substrat P et le N-PAN. Les deux transistors bipolaires sont bloqu\u00e9s dans des conditions de fonctionnement normales. Cependant, si en raison de conditions externes, des courants lat\u00e9raux \u00e9lev\u00e9s circulent \u00e0 travers la baignoire et le substrat (par exemple par surtension sur l’une des entr\u00e9es d’un circuit CMOS qui est d\u00e9riv\u00e9 de ne pas \u00eatre montr\u00e9 ici des diodes protectrices dans le substrat), il y a des d\u00e9chets de tension \u00e0 ces points. Ces tensions polissent la diode \u00e9metteur de base de l’un des deux transistors parasites en direction de la rivi\u00e8re. Il y a un flux de courant. Le courant de collecteur r\u00e9sultant cr\u00e9e une chute de tension dans la r\u00e9sistance parall\u00e8le de base ( R p ou. R n ) du transistor compl\u00e9mentaire r\u00e9sultant. Si la tension d’\u00e9metteur de base est d\u00e9pass\u00e9e dans cela, les deux transistors m\u00e8nent d\u00e9sormais. Les cons\u00e9quences sont une r\u00e9troaction positive entre les deux transistors bipolaires parasites ainsi qu’une connexion permanente \u00e0 faible r\u00e9sistance entre la tension d’alimentation et la masse. Cette connexion \u00e0 faible r\u00e9sistance ne peut alors \u00eatre s\u00e9par\u00e9e qu’en supprimant la tension d’alimentation. Si le renforcement de puissance de l’un des deux transistors est suffisamment \u00e9lev\u00e9, la disposition reste m\u00eame apr\u00e8s que les flux inject\u00e9s ont disparu \u00e0 l’\u00e9tat actif (\u00e9tat de maintien ou de verrouillage). Cela conduit \u00e0 un dysfonctionnement du composant, car les sorties sont \u00e0 un niveau fixe et ne r\u00e9agissent plus aux modifications du d\u00e9but. L’\u00e9lectricit\u00e9 fluide n’est \u00e9galement d\u00e9termin\u00e9e que par la r\u00e9sistance aux rails et les r\u00e9sistances des routes de collecteur de base des transistors impliqu\u00e9s. Les chemins de fer en m\u00e9tal d’alimentation ne sont g\u00e9n\u00e9ralement pas con\u00e7us pour cela, et la destruction thermique ou la fusion avec des structures en dessous peut se produire.        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4M\u00e9canismes de d\u00e9clenchement [ Modifier | Modifier le texte source ]] La tension d’alimentation d\u00e9passe les donn\u00e9es de bordure absolue. notes maximales absolues ) du bloc de construction. Une courte tension comme avec une d\u00e9charge \u00e9lectrostatique peut se r\u00e9unir ici. La tension sur la connexion d’entr\u00e9e ou de sortie d\u00e9passe la tension d’alimentation de plus que la chute de tension d’une diode. Cela peut se produire par des pointes de tension sur une ligne de signal, par ex. B. par Crosstate. Commande erron\u00e9e ou inad\u00e9quate dans laquelle diverses tensions d’alimentation sont activ\u00e9es dans un seul circuit (anglais. s\u00e9quen\u00e7age d’alimentation ). M\u00eame des pi\u00e8ces de circuit non souverses, mais sur lesquelles il y a d\u00e9j\u00e0 des signaux de pi\u00e8ces de circuit d\u00e9j\u00e0 fournies, peut entrer dans l’\u00e9tat de verrouillage. Une autre cause rare dans des circonstances normales est le rayonnement ionisant, comme le rayonnement alpha ou neutronique. Lors du fonctionnement des circuits CMOS non prot\u00e9g\u00e9s pr\u00e8s des sources de rayonnement radioactif (fortes), l’effet de verrouillage entra\u00eene des \u00e9checs de l’\u00e9lectronique. Dans ce cas \u00e9galement, un \u00e9v\u00e9nement individuel peut \u00eatre suffisant. Contre-mesures structurelles dans le semi-conducteur [ Modifier | Modifier le texte source ]] Afin de supprimer efficacement les m\u00e9canismes de d\u00e9clenchement d\u00e9crits ci-dessus, les mesures suivantes peuvent \u00eatre prises: De grandes distances des zones de drainage de la source aux bords de la baignoire Substrat de r\u00e9sistance inf\u00e9rieure et p + Anneau de protection (anglais anneau de garde ) \u00e0 c\u00f4t\u00e9 du n + -Les quatre Faible + -Nure de la protection pour la connexion de tension d’alimentation Isolement des FET individuels par des substrats SOI Les probl\u00e8mes suivants surviennent. Aucune zone de baignoire \u00e0 faible r\u00e9sistance ne peut \u00eatre implant\u00e9e sur un mat\u00e9riau hautement dop\u00e9 (faible r\u00e9sistance \u00e9lectrique). Par cons\u00e9quent, des plaquettes \u00e0 rev\u00eatement \u00e9pitactiquement sont utilis\u00e9es, qui portent une couche de silicium mince et haute r\u00e9sistance (faible r\u00e9sistant) sur le mat\u00e9riau hautement dop\u00e9. La couche EPI prend les zones de baignoire et de transistor et le substrat bien conducteur en dessous assure ensuite une protection efficace de verrouillage. Le seul inconv\u00e9nient de cette proc\u00e9dure est les co\u00fbts \u00e9lev\u00e9s dus \u00e0 la proc\u00e9dure de rev\u00eatement suppl\u00e9mentaire. D’autres mesures sont plus structurelles et affectent les connexions courtes des lignes avec des courants \u00e9lev\u00e9s et les structures de garde de garde d\u00e9j\u00e0 mentionn\u00e9es dans la liste. Ces anneaux de garde sont tr\u00e8s dop\u00e9s p + -M\u00e9rom\u00e8tres cot\u00e9s dans le sous-substrate P et n + -M\u00e9rations cot\u00e9es dans le n-bon. Ils per\u00e7oivent les transporteurs de charge inject\u00e9s et les privent du courant lat\u00e9ral. Les anneaux de garde ne peuvent \u00eatre mis en \u0153uvre que de mani\u00e8re tr\u00e8s intensive dans l’espace, mais sont utilis\u00e9s dans les circuits critiques d’entr\u00e9e et de sortie dans la technologie CMOS. Pour supprimer cet effet d’interf\u00e9rence, les circuits CMOS modernes ont des arrangements g\u00e9om\u00e9triques sp\u00e9ciaux des zones de dotation de l’alimentation N et P. Des circuits de protection (limiteur d’\u00e9lectricit\u00e9 rapide) sont \u00e9galement utilis\u00e9s dans les voyages dans l’espace. Un autre trouble caus\u00e9 par le rayonnement spatial, le So-appel\u00e9 TON (Un seul \u00e9v\u00e9nement boulevers\u00e9), ne m\u00e8ne pas \u00e0 la destruction du circuit, mais uniquement \u00e0 une perturbation temporaire en fonction du circuit, mais aussi au bloc, mais cela peut \u00eatre corrig\u00e9 en activant \/ activant. Les deux effets, SEL et SEU, sont \u00e9galement Effets d’\u00e9v\u00e9nement unique D\u00e9crit parce qu’ils peuvent \u00eatre d\u00e9clench\u00e9s par une seule particule \u00e0 haute \u00e9nergie. Contre-mesures dans le circuit environnant [ Modifier | Modifier le texte source ]] Les contre-mesures \u00e0 l’ext\u00e9rieur du module semi-conducteur peuvent \u00e9galement \u00eatre prises. En g\u00e9n\u00e9ral, ce sont des mesures qui garantissent que les donn\u00e9es de bordure absolue du composant ne sont pas viol\u00e9es: Consultation d’une cons\u00e9quence des tensions de fonctionnement coupl\u00e9es ( Anglais  s\u00e9quen\u00e7age de puissance ), de sorte qu’aucune diff\u00e9rence de tension inadmissible entre les connexions des composants ne se produit. Dans le cas de deux tensions d’alimentation pour le composant, une diode Schottky entre les soins peut s’assurer qu’elles ne diff\u00e8rent que par la chute de tension de la diode. Les entr\u00e9es peuvent \u00eatre activ\u00e9es sur des r\u00e9sistances de protection externes qui emp\u00eachent le courant d’entr\u00e9e d’atteindre la valeur d’un verrouillage Protections des connexions d’assemblage et de composants \u00e0 partir de transitoires (caus\u00e9es par les processus ESD ou de commutation) avec des varistors ou des diodes de suppresseur Limite de puissance de l’alimentation (par exemple en raison d’une r\u00e9sistance aux lignes). Cela n’emp\u00eache pas le verrouillage, mais emp\u00eache la destruction thermique du composant. L’inconv\u00e9nient de ces mesures est que les composants suppl\u00e9mentaires entra\u00eenent des co\u00fbts plus \u00e9lev\u00e9s. La place limit\u00e9e sur une carte de circuit imprim\u00e9 peut \u00e9galement avoir un effet limitant sur l’utilisation de ces mesures. JESD 78A ( Test de verrouillage IC ) Publi\u00e9 par The Every. Cette norme d\u00e9finit une m\u00e9thode pour tester la r\u00e9sistance \u00e0 l’observation d’un circuit int\u00e9gr\u00e9. Il d\u00e9finit \u00e9galement les classes et les \u00e9tapes avec lesquelles la force de verrouillage d’un bloc de construction peut \u00eatre sp\u00e9cifi\u00e9e comparable.       (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4"},{"@context":"http:\/\/schema.org\/","@type":"BreadcrumbList","itemListElement":[{"@type":"ListItem","position":1,"item":{"@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/#breadcrumbitem","name":"Enzyklop\u00e4die"}},{"@type":"ListItem","position":2,"item":{"@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/latch-up-effekt-wikipedia\/#breadcrumbitem","name":"Latch-up-Effekt – Wikipedia"}}]}]