[{"@context":"http:\/\/schema.org\/","@type":"BlogPosting","@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/segmentation-gestion-de-la-memoire-wikipedia\/#BlogPosting","mainEntityOfPage":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/segmentation-gestion-de-la-memoire-wikipedia\/","headline":"Segmentation (gestion de la m\u00e9moire) – Wikipedia","name":"Segmentation (gestion de la m\u00e9moire) – Wikipedia","description":"before-content-x4 Sous segmentation Comprendre la disponibilit\u00e9 contextuelle (registre d’adresses) des zones de m\u00e9moire dans le contexte des machines arithm\u00e9tiques. La","datePublished":"2022-01-17","dateModified":"2022-01-17","author":{"@type":"Person","@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/author\/lordneo\/#Person","name":"lordneo","url":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/author\/lordneo\/","image":{"@type":"ImageObject","@id":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","url":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","height":96,"width":96}},"publisher":{"@type":"Organization","name":"Enzyklop\u00e4die","logo":{"@type":"ImageObject","@id":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","url":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","width":600,"height":60}},"image":{"@type":"ImageObject","@id":"https:\/\/upload.wikimedia.org\/wikipedia\/de\/thumb\/7\/75\/Segmentierung.jpg\/500px-Segmentierung.jpg","url":"https:\/\/upload.wikimedia.org\/wikipedia\/de\/thumb\/7\/75\/Segmentierung.jpg\/500px-Segmentierung.jpg","height":"267","width":"500"},"url":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/segmentation-gestion-de-la-memoire-wikipedia\/","wordCount":1734,"articleBody":"     (adsbygoogle = window.adsbygoogle || []).push({});before-content-x4Sous segmentation Comprendre la disponibilit\u00e9 contextuelle (registre d’adresses) des zones de m\u00e9moire dans le contexte des machines arithm\u00e9tiques.La segmentation \u00e9tait le seul moyen de traiter plus de 64 ki de m\u00e9moire de mots via un canal de stockage au moment des microprocesseurs 8 bits et 16 bits.Au cours du d\u00e9veloppement des syst\u00e8mes d’exploitation et des processeurs, la segmentation dans un m\u00e9canisme de protection et la pagination ont \u00e9t\u00e9 d\u00e9velopp\u00e9es.Avec des processeurs 32 bits et ces syst\u00e8mes d’exploitation 32 bits enti\u00e8rement en charge (tels que Windows NT) et un logiciel utilisateur 32 bits, la segmentation de sa forme d’origine a \u00e9t\u00e9 abolie.        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4Les processeurs avec segmentation contiennent g\u00e9n\u00e9ralement plusieurs registres de segmentation et mat\u00e9riel pour d\u00e9velopper des adresses 16 bits bas\u00e9es sur le registre de segmentation aux lignes d’adresse physiquement existantes (souvent 20 ou 24).L’impl\u00e9mentation sans support mat\u00e9riel interne a \u00e9t\u00e9 effectu\u00e9e par unit\u00e9 de gestion de la m\u00e9moire en tant que CI externe. Un exemple de cette derni\u00e8re proc\u00e9dure est le gar\u00e7on de jeu vendu par Nintendo dans les ann\u00e9es 1990, dont les jeux contenaient souvent un MMU et donc malgr\u00e9 le Z80 Z. B. 1 Mib Rome utilis\u00e9. \u00c0 partir de la fin des ann\u00e9es 1990, seul le but de la subdivision pour la mise en \u0153uvre de m\u00e9canismes de protection ou de gestion de la m\u00e9moire virtuelle est rest\u00e9. Selon le syst\u00e8me d’exploitation et le mat\u00e9riel sous-jacent, divers attributs peuvent \u00eatre affect\u00e9s \u00e0 un segment. Par exemple, les segments de programme, de donn\u00e9es et de pile peuvent \u00eatre d\u00e9termin\u00e9s. Pour l’architecture Intel x86, ces attributs r\u00e9sultent directement des registres de segmentation de l’Intel 8086, le processeur du premier PC IBM.La gestion de la m\u00e9moire garantit alors, entre autres, que seules les commandes du segment du programme sont lues, mais aucune donn\u00e9e n’est lue, ou que, inversement, les donn\u00e9es du segment de donn\u00e9es ne sont pas interpr\u00e9t\u00e9es comme des commandes. Il est souvent possible \u00e9galement d’attribuer des segments de niveaux de privil\u00e8ges, afin que les segments correspondants ne soient accessibles que par des programmes de certains niveaux de privil\u00e8ges. Par exemple, vous pouvez prot\u00e9ger les donn\u00e9es du syst\u00e8me d’exploitation et les commandes contre l’acc\u00e8s par d’autres programmes. Souvent, le type d’acc\u00e8s (par exemple la lecture uniquement, l’\u00e9criture uniquement, pas d’acc\u00e8s) peut \u00e9galement \u00eatre restreint. Certains syst\u00e8mes permettent \u00e9galement des types d’acc\u00e8s d\u00e9pendants du niveau de privil\u00e8ge. Un segment est d\u00e9fini par deux valeurs:        (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4D\u00e9but de segment, base ou base du segment: la premi\u00e8re adresse m\u00e9moire contenue dans le segment Longueur du segment, limite de segment ou limite: le nombre d’adresses de m\u00e9moire successives que le segment comprend. En r\u00e8gle g\u00e9n\u00e9rale, l’espace d’adresse physique est segment\u00e9 directement ou une salle d’adresse lin\u00e9aire virtuelle qui repr\u00e9sente la salle d’adresse physique. Un espace d’adressage logique si appel\u00e9 est form\u00e9 par la segmentation. Les adresses logiques sont divis\u00e9es en un secteur de segment et un d\u00e9calage. Le secteur du segment d\u00e9termine directement ou indirectement, via un tableau de gestion du segment, le segment adress\u00e9 et donc l’adresse et la longueur de d\u00e9marrage du segment. Le d\u00e9calage, par rapport au d\u00e9but du segment, sp\u00e9cifie le point de stockage dans ce segment. Si l’adresse lin\u00e9aire doit \u00eatre d\u00e9termin\u00e9e \u00e0 partir d’une adresse logique, les caract\u00e9ristiques du segment de la base, de la longueur, du type, de la lecture \/ de l’\u00e9criture, etc. sont d’abord d\u00e9termin\u00e9es via le s\u00e9lecteur de segment. Les propri\u00e9t\u00e9s du segment d\u00e9termin\u00e9es v\u00e9rifient ensuite si l’acc\u00e8s \u00e0 la m\u00e9moire est autoris\u00e9. De plus, le d\u00e9calage est compar\u00e9 \u00e0 la longueur du segment pour garantir que l’acc\u00e8s se trouve dans les limites du segment. Si l’un de ces contr\u00f4les \u00e9choue, le traitement d’erreur (interruption, exception, etc.) est initi\u00e9. Le d\u00e9calage est ajout\u00e9 \u00e0 l’adresse de base du segment et se traduit par l’adresse lin\u00e9aire. Si l’espace d’adresse lin\u00e9aire n’est pas le physique, l’adresse lin\u00e9aire est faite par une gestion de page ult\u00e9rieure ( Anglais  pagination ) converti en une adresse physique. Ces changements d’adresse sont g\u00e9n\u00e9ralement pris en charge par des unit\u00e9s de gestion de la m\u00e9moire dans les ordinateurs modernes, qui sont int\u00e9gr\u00e9s dans de nombreux processeurs modernes.         (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4Tableau de gestion des segments avec segmentation  Segment combin\u00e9 et gestion lat\u00e9rale Les processeurs X86 d’Intel de mani\u00e8re r\u00e9elle [ Modifier | Modifier le texte source ]] Dans le processeur 8086 et les X86 plus r\u00e9cents en mode r\u00e9el, l’adresse du segment est calcul\u00e9e directement \u00e0 partir du secteur du segment d’adresse logique. Tous les segments ont la longueur fixe de 64 kib. Une adresse logique est g\u00e9n\u00e9ralement \u00e9crite dans des programmes en mode r\u00e9el: Segment : Compenser , o\u00f9 le segment et le d\u00e9calage sont des nombres 16 bits et sont g\u00e9n\u00e9ralement sp\u00e9cifi\u00e9s dans le syst\u00e8me hexad\u00e9cimal, par exemple: 2F10: 87A1 . Cette adresse logique est convertie en une seule fois comme suit: Adresse physiquement = Segmentselektor logiquement 16 + Compenser logiquement Dans l’exemple, les r\u00e9sultats de l’adresse physique: 0x2f10 \u00b7 16 + 0x87a1 = 0x2f10 \u00b7 0x10 + 0x87a1 = 0x2f100 + 0x87a1 = 0x378a1 Avec cette adresse, vous pouvez \u00e9tendre la largeur d’adresse physique \u00e0 20 bits, car l’adresse de segment 16 bits devient un nombre 20 bits par multiplication par 16, auquel le d\u00e9calage est ajout\u00e9. Avec ces 20 bits, jusqu’\u00e0 1 MIB RAM peut \u00eatre trait\u00e9 sur un processeur 16 bits. \u00c0 strictement parler, m\u00eame les nombres de 21 bits dans le calcul d’adresse peuvent r\u00e9sulter de la transmission en plus de l’addition, donc un peu plus d’une m\u00e9moire MIB peut \u00eatre trait\u00e9e. Pour des informations plus d\u00e9taill\u00e9es, une r\u00e9f\u00e9rence est faite \u00e0 l’article High Memory Area et A20 Gate. Paragraphe [ Modifier | Modifier le texte source ]] \u00c0 X86 Processeurs en mode r\u00e9el, la zone de m\u00e9moire entre deux adresses est mentionn\u00e9e comme un paragraphe, que vous obtenez lorsque vous augmentez ou r\u00e9duisez le registre du segment d’une valeur exactement. [d’abord] Un paragraphe est de 16 octets. Le num\u00e9ro de paragraphe est le nom de l’adresse de base sur laquelle commence cette zone de m\u00e9moire. [2] Le Paragprah est x86 et en mode r\u00e9el sp\u00e9cifique. Exemple: Une adresse se compose du segment d’orthographe: d\u00e9calage. La premi\u00e8re adresse de segment possible d’un segment est l’adresse 0000: 0000, la seconde 0001: 0000. Dans le cas d’une adresse lin\u00e9aire, cela correspondrait \u00e0 l’adresse initiale 0x0 (d\u00e9cimal 0) et 0x10 (d\u00e9cimal 16). La zone de m\u00e9moire entre les deux est appel\u00e9e paragraphe et re\u00e7oit exactement 16 octets par la m\u00e9thode de calcul ci-dessus. \u00c9tant donn\u00e9 que chaque segment mesure 64 kib, les segments d\u00e9finis par ces deux adresses se chevauchent. Cependant, cela ne s’applique pas \u00e0 la zone du paragraphe du segment inf\u00e9rieur. Processeurs X86 d’Intel de mani\u00e8re prot\u00e9g\u00e9e [ Modifier | Modifier le texte source ]] \u00c0 partir du processeur 80286 d’Intel, le mode soi-disant prot\u00e9g\u00e9 a \u00e9t\u00e9 introduit. Ici, les segments entre un octet et 64 kib (du 80386er jusqu’\u00e0 4 gib) peuvent \u00eatre longs et commencer \u00e0 n’importe quelle position d’octet dans la salle d’adresse lin\u00e9aire. Chaque segment est d\u00e9crit par une structure de donn\u00e9es sp\u00e9ciale, appel\u00e9e descripteur de segment. En plus de l’adresse de base du segment et de la dur\u00e9e du segment, un descripteur de segment contient \u00e9galement des informations sur les hommages au segment tels que le type de segment, le niveau de privil\u00e8ge et la lecture \/ \u00e9criture. Les descripteurs de segment sont lus \u00e0 partir de tables de descripteur se trouvant dans le RAM. Ces tableaux sont construits et g\u00e9r\u00e9s par le syst\u00e8me d’exploitation. Le secteur du segment d’une adresse logique indique le tableau description et l’index d’un descripteur de segment dans le tableau. Les donn\u00e9es requises pour le calcul d’adresse sont ensuite lues \u00e0 partir du descripteur du segment s\u00e9lectionn\u00e9. \u2191  https:\/\/thestarman.pcministry.com\/asm\/debug\/segments.html#viz Supprimer le myst\u00e8re du segment: d\u00e9calage adressant # visualiser les segments qui se chevauchent  \u2191  “Programmation de l’assembleur” par Wolfgang Link, Franzis Verlag, ISBN 3-7723-8839-6, page 23       (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4"},{"@context":"http:\/\/schema.org\/","@type":"BreadcrumbList","itemListElement":[{"@type":"ListItem","position":1,"item":{"@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/#breadcrumbitem","name":"Enzyklop\u00e4die"}},{"@type":"ListItem","position":2,"item":{"@id":"https:\/\/wiki.edu.vn\/all2fr\/wiki1\/segmentation-gestion-de-la-memoire-wikipedia\/#breadcrumbitem","name":"Segmentation (gestion de la m\u00e9moire) – Wikipedia"}}]}]