Architektura procesora oparta na rejestrach ogólnych

A Architektura procesora oparta na rejestrach ogólnych W technologii informatycznej stanowi najczęstszy logiczny schemat w sprzęcie procesorów komputerowych.

Ogólnie rzecz biorąc, procesor (CPU), zgodnie z klasyczną architekturą von Neumanna, komunikuje się z innymi urządzeniami lub peryferyjami, takimi jak wspomnienia nieulotne i urządzenia wejściowe (I/O) za pomocą magistrali połączeń, zwykle w trybie równoległym. W szczególności procesor, który jest urządzeniem programowalnym z zewnątrz przez użytkownika, obsługuje przede wszystkim instrukcje programu, które mają być wykonane (w języku maszynowym) oraz dane, na których można działać bezpośrednio z pamięci nieogłczególnej, a następnie wykonywać wymagane operacje przetwarzania samych danych; Z punktu widzenia widzi zatem tylko adresy lub pozycje pamięci.

Na rysunku znajduje się seria komponentów:

Rejestry to ciała pamięci zdolne do zapamiętania serii bitów, które można podać, adresy pamięci lub instrukcje programu pobrane z pamięci procesora i wyrażone w języku maszynowym. Typowe wartości liczby bitów, które mogą zapamiętać, to 8, 16, 32 lub 64, a ich liczba określa konkretną architekturę procesora. Zastosowanie rejestrów jest uzasadnione faktem, że ponieważ pamięć nielatywna jest na ogół powolna, użycie dodatkowych pozycji pamięci (rejestry dokładnie), na których do posmarowania danych jest ogólnie bardzo przydatne do wydajnego funkcjonowania procesora procesora samo. Różne komponenty przedstawione na rysunku lub jakie główne urządzenia procesora i to, co robią w szczególności rejestry, są szczegółowo opisane.

Jednostka sterująca. Jest to organy lub jednostka zarządzająca, kontroluje lub przewodniczy wykonywaniu wszystkich operacji przetwarzania dla konkretnego programu lub dowodzi wszystkich pozostałych części procesora poprzez pilotowanie samych komponentów (ALU itp.) Poprzez przekazanie do tych poleceń wejściowych i działającego jako przełożony; Reprezentuje sekwencyjną logikę maszyny do stanów ogólnych, która z kolei reprezentuje ogólną logikę elektroniczną samego procesora. Na przykład interpretacja edukacji od czasu do czasu znajduje się w rejestrze IR; To zależy, aby umożliwić dwa rejestry czytania i pisania, w tym wymiana informacji.
Jednostka sterująca zawiera podunacjonalność zwaną sekwencerem, który jest niczym więcej niż samochodem do stanów, które oznacza kroki lub stany wykształcenia, poczynając od fazy pobierania, w której część wykształcenia lub kodu operacyjnego jest odzyskiwana i ładowana, którą należy wykonać, co należy wykonać i kontynuowanie sekwencji operacji, które mają być wykonywane po uzyskaniu dekodera edukacyjnego przez dekodera edukacyjnego (dekoder instrukcji). Po wykonaniu operacji stan sekwencera powraca do fazy pobierania do wykonania późniejszej edukacji zgodnie ze zwykłym cyklem procesora.
Wszystkie fazy cyklu procesora odbywają się poprzez wysyłanie różnych składników zestawu impulsów kontrolnych, w bardzo precyzyjnej sekwencji czasowej. Mówiąc dokładniej, przy każdym zegarowym pociągnięciu linie kontrolne nabierają określonego stanu; Sukcja różnych państw przyczynia się do całkowitej realizacji edukacji. Z tego powodu można powiedzieć, że edukacja pojedynczego języka maszynowego odbywa się poprzez odpowiedni skład wielu mikrooperacji.

Do Alu. Jednostka logiczna-arytmetyczna to ciało odpowiedzialne za przeprowadzanie operacji arytmetycznych i porównań logicznych. Pobiera operandy zazwyczaj z rejestrów ogólnych, a także w rejestrach ogólnych, przedstawia wyniki obliczeń. W najprostszej i najbardziej ogólnej architekturze składa się z bloków, które wykonują wszystkie operacje (suma, xor i, shift, test) na danych wejściowych danych otrzymanych z selektorem wyjściowym, który decyduje, która pożądana operacja wybieżała na wyjściu, nawet jeśli Wszystko to nieuchronnie wiąże się z pewną stratą mocy w porównaniu z bardziej wydajnymi wdrożeniami. Jest to połączone z akumulatorem, który jest rodzajem rejestru, w którym dane są zapamiętywane przed przetworzeniem przez sam ALU. Po obliczeniach ALU ma również zadanie ustawienia niektórych flag SR ( Rejestr statusu ) w celu śledzenia niektórych zdarzeń (np. Raport o sumie). Jest częścią kombinatorycznej logiki maszyny do stanów, która z kolei reprezentuje ogólną logikę funkcjonowania procesora.

Pamięć. Zawiera bardzo dużą liczbę rejestrów, pozycji lub komórek, w których przechowywane są dane i instrukcje programu (podzbiór pełnego zestawu instrukcji w języku maszynowym procesora) przez jeden Zwracanie się do przestrzeni . Czas potrzebny na dostęp do rejestru pamięci jest ogólnie znacznie wyższy niż używany do dostępu do jednego z rejestrów procesorów. Z tego powodu, o ile to możliwe, staramy się wykorzystać rejestry wewnętrzne do przeprowadzania operacji, ograniczając dostęp do pamięci do niezbędnego cieśniny. Uwzględniając pamięć bardzo dużą liczbę rejestrów, w każdym czasowym momencie tylko jeden z nich może uczestniczyć w operacjach czytania lub pisania: ten, którego adres jest zawarty w rejestrze MAR. Aby historycznie zrekompensować powolność pamięci RAM, pamięć pamięci podręcznej została również wymyślona.

Autobus L’Anrenal. Jest to główny kanał komunikacyjny udostępniony przez wyżej wymienionych członków i przez który mogą oni dialog, wymieniając informacje, takie jak polecenia wejściowe, wyjścia itp. W tym kontekście dialog polega na wymianie danych binarnych między rejestrami w metodzie równoległej. Oznacza to, że wiele bitów jest jednocześnie przenoszonych przez magistralę z rejestru nadawcy do rejestru biorcy. Podczas operacji transferu dwa rejestry zaangażowane w komunikację znajdują się w stanie czytania (odbiorca) i pisaniu (nadawcy) w taki sposób, aby móc uzyskać dane obecne w magistlerze i być w stanie je napisać . Wszystkie pozostałe rejestry znajdują się w stanie „odpoczynku”, w którym nie mogą ani odczytać danych krążących w magistrali ani wpływać na status magistrali z zawartymi danymi. Liczba bitów jednocześnie przeniesionych wskazuje równoległość magistrali i jest równa liczbie bitów zawartych w jednym rejestrze. Charakteryzuje również wewnętrzną równoległość procesora.

Autobus adresowy i rejestr MAR. Podczas dostępu do pamięci, zarówno w fazie czytania, jak i w fazie pisania, rejestr MAR ( Rejestr adresu pamięci ) zawiera adres akceptowanej pozycji pamięci. Ten adres, przeniesiony do narządu pamięci za pomocą magistrali adresowej, umożliwia komunikację tylko jedną ze wszystkich dostępnych pozycji pamięci (komórki) (zwykle w bardzo wysokich liczbach). Te funkcje adresowania są ogólnie zarządzane przez jednostkę o nazwie procesora Logika adresu .

Magistrala danych MDR i zarejestruj się . . Magistrala danych Jest to autobus, który łączy pamięć z rejestrem MDR ( Rejestr danych pamięci ). Służy do przesyłania danych w obu zmysłach, zawsze zgodnie z trybem równoległym. Wszystkie dane i instrukcje, które muszą być przetwarzane w procesorze z pamięci, również przechodzą przez rejestr MDR, a następnie z tego, osiągają odpowiednie rejestry do faktycznego przetwarzania. Podobnie wszystkie wyniki (wyjścia) opracowania, które należy przechowywać w pamięci, przechodzą najpierw dla rejestru MDR, a następnie z niego osiągnąć dokładną pozycję (komórkę) pamięci.

Rejestr PC ( Licznik programu ). Wartość przechowywana w rejestrze PC reprezentuje z definicji adres pozycji pamięci zawierającej późniejszą edukację. Zazwyczaj jest to kwestionowane na początku każdej fazy pobierania, a następnie jest aktualizowana do pozycji pamięci „następującej”, przygotowując ją do wycofania następnego wykształcenia. Może się jednak zdarzyć, że wycofana edukacja należy do kategorii instrukcji skokowych: w tym przypadku dalsza aktualizacja komputera jest kontynuowana podczas fazy wykonania edukacji. Z tego wynika, że ​​celem wykształcenia LEAP (uwarunkowanego) jest wyłącznie zmiana (być może) wartości komputera. Często rejestr PC jest również nazywany IP (wskaźnik instrukcji).

Rejestr IR. ( Rejestr instrukcji ). Ten rejestr ma zadanie powitania z pamięci (przez MDR), podczas fazy pobierania, wykształcenia, które ma zostać wykonane, to znaczy ta skierowana do komputera. Po tym w tym rejestrze edukacja musi być interpretowana przez jednostkę kontrolną, aby kontynuować możliwą fazę przygotowania operandi i fazą wykonania.

Rejestr SR. ( Rejestr statusu ). Jest to rejestr, który przechowuje szereg inspirujących fragmentów obecnego stanu. Może to wskazywać na przykład, jeśli wynik ostatniej operacji arytmetycznej przeprowadzonej przez ALU dał wynik zerowy lub jeśli wygenerował raport.

Rejestry ogólne. Rejestry ogólne nie odgrywają precyzyjnej roli, takiej jak inni, i od tego wynika ich imię. Służą one do zawierania danych w tranzycie do opracowania: dodanie dodatku, które AU ma zamiar wykonać, wynika z obliczeń, które AU wykonała, adres pamięci, w którym istnieje fakt, który musi Dostęp do nich później itp. Duża liczba tych rejestrów zapewnia większą elastyczność w programowaniu, ale komplikuje strukturę procesora z architektonicznego punktu widzenia.

W odniesieniu do cyklu procesora, zgłoszonego na ryc. 2, analizujemy, w jaki sposób wymiana informacji ma miejsce w kontekście ujawnionej architektury w prawdziwym przypadku. Załóżmy, że podczas przetwarzania procesor ma pewną chwilę, aby wykonać na przykład edukację, która ma cel przeniesienia bieżącej zawartości rejestru ogólnego R1 w pozycji pamięci o adresie D. Ta operacja z następującym poleceniem:

MOV R1, D 

Aby wykonać, taka instrukcja musi być częścią bagażu montażowego danego procesora i jako taki, odpowiednio reprezentowany w języku maszynowym. Wydaje się zatem, że edukacja jest reprezentowana w pamięci, jak opisano na ryc. 3.

Zaczyna się od wykluczenia pamięci N, ale nie będąc w stanie całkowicie ograniczyć się w jednej pozycji, zajmuje również następną pozycję. W szczególności pozycja N-EIMA zawiera ciąg bit, który będzie interpretowany przez jednostkę sterującą w następujący sposób:

„Przenieś edukację, którego źródłem jest rejestr R1
    i którego celem jest pozycja pamięci
    którego adres jest natychmiast zawarty poniżej ”. 

Kroki niezbędne do wykonania tej operacji to:

1. PC → MAR
2. Inc (PC)
3. Czytanie pamięci
4. MDR → i
5. PC → MAR
6. Inc (PC)
7. Czytanie pamięci
8. MDR → MAR
9. R1 → MDR
10. Pamięć zapis

Przeanalizujmy szczegółowo znaczenie. Znalezienie nas na początku fazy pobierania instrukcja musi być pobrana z pamięci: z definicji jest zawarta pod adresem skierowanym do rejestru PC. Podaj 1 kopiuje zawartość komputera na morzu, aby przygotować pamięć do dostępu do właściwej pozycji. Pass 2, w całkowicie ogólny sposób, zwiększa komputer, tak aby wskazuje następną pozycję pamięci, ponieważ jest to pozycja, którą należy odczytać następująco z największym prawdopodobieństwem. Przekaż 3 zleca pamięć o pisaniu w autobusie daty, a jednocześnie do MDR, aby odczytać z autobusu daty. Po tej operacji MDR będzie zawierać pierwszą część wykształcenia, która zostanie wykonana. Aby zostać zinterpretowanym, musi być nadal przeniesiony do IR. Dzieje się tak w kroku 4. Po interpretacji edukacji jednostka sterująca „rozumie”, że edukacja została częściowo przyjęta i należy podjąć kolejny fragment. Tutaj kończy się faza pobierania i rozpoczyna się faza przygotowania operandi. W kroku 5 komputer ponownie jest kopiowany do MA, aby umożliwić nowy dostęp do pamięci; Natychmiast później, w kroku 6, ponownie się zwiększa, aby skierować go do późniejszej edukacji, tej, która zostanie wykonana i wykonana podczas następnego cyklu. W kroku 7 pamięć jest odczytywana, a adres D jest kopiowany do MDR. Tutaj kończy się również fazą przygotowania operandi i rozpoczyna się faktyczna faza wykształcenia. Ponieważ pisanie musi odbywać się pod adresem zawartym obecnie w MDR, jest to kopiowane w kroku 8 na morzu. W kroku 9 zawartość rejestru R1 jest kopiowana do MDR, a wreszcie, w kroku 10, jest kopiowana w pamięci do właściwej pozycji poprzez operację pisania. W ten sposób kończy również fazę wykonania. W tym momencie komputer ma na celu wykonanie późniejszej edukacji i może rozpocząć się nowa faza pobierania.

John F. Wakerly. Architektura i programowanie mikrokomputerów: Rodzina 68000 . 784 strony, maj 1989, Wiley. ISBN 9780471853190