[{"@context":"http:\/\/schema.org\/","@type":"BlogPosting","@id":"https:\/\/wiki.edu.vn\/wiki12\/2020\/12\/09\/emotion-engine-wikipedia\/#BlogPosting","mainEntityOfPage":"https:\/\/wiki.edu.vn\/wiki12\/2020\/12\/09\/emotion-engine-wikipedia\/","headline":"Emotion Engine – Wikipedia","name":"Emotion Engine – Wikipedia","description":"before-content-x4 Das Emotion Engine ist eine Zentraleinheit, die von Sony Computer Entertainment und Toshiba f\u00fcr die Verwendung in der PlayStation","datePublished":"2020-12-09","dateModified":"2020-12-09","author":{"@type":"Person","@id":"https:\/\/wiki.edu.vn\/wiki12\/author\/lordneo\/#Person","name":"lordneo","url":"https:\/\/wiki.edu.vn\/wiki12\/author\/lordneo\/","image":{"@type":"ImageObject","@id":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","url":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","height":96,"width":96}},"publisher":{"@type":"Organization","name":"Enzyklop\u00e4die","logo":{"@type":"ImageObject","@id":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","url":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","width":600,"height":60}},"image":{"@type":"ImageObject","@id":"https:\/\/upload.wikimedia.org\/wikipedia\/commons\/thumb\/3\/3e\/Sony_EmotionEngine_CXD9615GB_top.jpg\/220px-Sony_EmotionEngine_CXD9615GB_top.jpg","url":"https:\/\/upload.wikimedia.org\/wikipedia\/commons\/thumb\/3\/3e\/Sony_EmotionEngine_CXD9615GB_top.jpg\/220px-Sony_EmotionEngine_CXD9615GB_top.jpg","height":"220","width":"220"},"url":"https:\/\/wiki.edu.vn\/wiki12\/2020\/12\/09\/emotion-engine-wikipedia\/","wordCount":3590,"articleBody":"     (adsbygoogle = window.adsbygoogle || []).push({});before-content-x4  Das Emotion Engine ist eine Zentraleinheit, die von Sony Computer Entertainment und Toshiba f\u00fcr die Verwendung in der PlayStation 2-Videospielkonsole entwickelt und hergestellt wurde.  Es wurde auch in fr\u00fchen PlayStation 3-Modellen verwendet, die in Japan und Nordamerika verkauft wurden (Modellnummern CECHAxx & CECHBxx), um PlayStation 2-Spielunterst\u00fctzung bereitzustellen.  Die Massenproduktion der Emotion Engine begann 1999 und endete Ende 2012 mit der Einstellung der PlayStation 2.[1]  Table of ContentsBeschreibung[edit]CPU-Kern[edit]Vektorverarbeitungseinheiten[edit]Bildverarbeitungseinheit (IPU)[edit]DMA-, DRAM- und Speicherverwaltungseinheit (MMU)[edit]Interner Datenbus[edit]Externe Schnittstelle[edit]Herstellung[edit]Verpackung[edit]Technische Spezifikationen[edit]Theoretische Leistung[edit]Verweise[edit]Siehe auch[edit]Verweise[edit]Externe Links[edit]Beschreibung[edit]  Die Emotion Engine auf dem Motherboard der PS2    Playstation 2-ArchitekturDie Emotion Engine besteht aus acht separaten “Einheiten”, die jeweils eine bestimmte Aufgabe ausf\u00fchren und auf demselben W\u00fcrfel integriert sind.  Diese Einheiten sind: ein CPU-Kern, zwei Vector Processing Units (VPU), eine 10-Kanal-DMA-Einheit, ein Speichercontroller und eine Image Processing Unit (IPU).  Es gibt drei Schnittstellen: eine Eingabe \/ Ausgabe-Schnittstelle zum E \/ A-Prozessor, eine Grafikschnittstelle (GIF) zum Grafiksynthesizer und eine Speicherschnittstelle zum Systemspeicher.[2]Der CPU-Kern ist eng mit der ersten VPU, VPU, verbunden0.  Zusammen sind sie f\u00fcr die Ausf\u00fchrung von Spielcode und Modellierungsberechnungen auf hoher Ebene verantwortlich.  Die zweite VPU, VPU1, widmet sich Geometrietransformationen und Beleuchtung und arbeitet unabh\u00e4ngig, parallel zum CPU-Kern, gesteuert durch Mikrocode.  VPU0kann, wenn es nicht verwendet wird, auch f\u00fcr Geometrietransformationen verwendet werden.  Von CPU \/ VPU0 und VPU1 generierte Anzeigelisten werden an das GIF gesendet, das sie priorisiert, bevor sie zum Rendern an den Grafiksynthesizer gesendet werden.Die PS2 ist das fr\u00fcheste bekannte kommerzielle Produkt zur Verwendung von ferroelektrischem RAM (FeRAM).  Die Emotion Engine enth\u00e4lt 32 kb (4 kB) eingebettetes FeRAM, hergestellt von Toshiba.  Es wurde unter Verwendung eines 500 nm komplement\u00e4ren Metalloxid-Halbleiter (CMOS) -Verfahrens hergestellt.[3]CPU-Kern[edit]Der CPU-Kern ist ein bidirektionaler superskalarer RISC-Prozessor in der richtigen Reihenfolge.[4]  Basierend auf dem MIPS R5900 implementiert es die MIPS-III-Befehlssatzarchitektur (ISA) und einen Gro\u00dfteil von MIPS-IV sowie einen von Sony entwickelten benutzerdefinierten Befehlssatz, der mit 128-Bit-breiten Gruppen von 32-Bit- und 16-Bit-Gruppen arbeitet -Bit- oder 8-Bit-Ganzzahlen auf SIMD-Weise (Single Instruction Multiple Data) (dh vier 32-Bit-Ganzzahlen k\u00f6nnen mit einem einzigen Befehl zu vier anderen hinzugef\u00fcgt werden).  Zu den definierten Anweisungen geh\u00f6ren: Addieren, Subtrahieren, Multiplizieren, Teilen, Min \/ Max, Verschieben, logisch, Z\u00e4hlen von f\u00fchrenden Nullen, Laden \/ Speichern mit 128 Bit und Trichterverschiebung von 256 Bit zu 128 Bit zus\u00e4tzlich zu einigen, die von Sony nicht beschrieben wurden Wettbewerbsgr\u00fcnde.  Im Gegensatz zu einigen Missverst\u00e4ndnissen stellten diese SIMD-Funktionen nicht dar, dass der Prozessor “128-Bit” war, da weder die Speicheradressen noch die Ganzzahlen selbst 128-Bit waren, sondern nur die gemeinsam genutzten SIMD \/ Integer-Register.  Zum Vergleich: In der 32-Bit-x86-Architektur waren seit 1999 mit der Einf\u00fchrung von SSE 128-Bit-Register und SIMD-Anweisungen vorhanden.  Die internen Datenpfade waren jedoch 128 Bit breit und die Prozessoren waren in der Lage, 4×32-Bit-Mengen in einzelnen Registern parallel zu betreiben.  Der Prozessor ist MIPS-basiert mit einem modifizierten Befehlssatz.  Sein Haupt-VU0-Kern ist ein superskalares, in der Reihenfolge 2-Issue-Design mit 6-stufigen Integer-Pipelines und einer 15-stufigen Gleitkomma-Pipeline.  Das Registersortiment besteht aus 32 128-Bit-VLIW-SIMD-Registern (Benennung \/ Umbenennung), einem 64-Bit-Akkumulator und zwei allgemeinen 64-Bit-Datenregistern, 8 16-Bit-Fixfunktionsregistern und 16 8-Bit-Controller-Registern.  Der Prozessor verf\u00fcgt au\u00dferdem \u00fcber zwei 64-Bit-Ganzzahl-ALUs, eine 128-Bit-Load-Store-Einheit (LSU), eine Branch Execution Unit (BXU) und einen 32-Bit-VU1-FPU-Coprozessor (der als Synchronisationscontroller f\u00fcr die VPU0 \/ VPU1 fungierte) ein MIPS-Basisprozessorkern mit 32 64-Bit-FP-Registern und 15 32-Bit-Integer-Registern.  Die ALUs sind 64-Bit, mit einer 32-Bit-FPU, die nicht IEEE 754-kompatibel ist.  Der benutzerdefinierte Befehlssatz 107 MMI (Multimedia Extensions) wurde durch Gruppieren der beiden 64-Bit-Ganzzahl-ALUs implementiert.  Sowohl die Ganzzahl- als auch die Gleitkomma-Pipeline sind sechs Stufen lang.Um die Ausf\u00fchrungseinheiten mit Anweisungen und Daten zu versorgen, gibt es einen 16-KB-Zwei-Wege-Assoziat-Anweisungscache, einen 8-KB[5]  Assoziativer, nicht blockierender Zwei-Wege-Datencache und ein 16-KB-Arbeitsblock-RAM.  Sowohl der Befehls- als auch der Datencache sind virtuell indiziert und physisch gekennzeichnet, w\u00e4hrend der Arbeitsblock-RAM in einem separaten Speicherbereich vorhanden ist.  Zum \u00dcbersetzen virtueller Adressen wird ein kombinierter Lookaside-Puffer mit 48 Doppeleintr\u00e4gen und Daten\u00fcbersetzung bereitgestellt.  Die Verzweigungsvorhersage wird durch einen Zieladresscache mit 64 Eintr\u00e4gen und eine Verzweigungsverlaufstabelle erreicht, die in den Anweisungscache integriert ist.  Die Verzweigungsfehler-Vorhersage betr\u00e4gt aufgrund der kurzen sechsstufigen Pipeline drei Zyklen.Vektorverarbeitungseinheiten[edit]Der Gro\u00dfteil der Gleitkomma-Leistung der Emotion Engine wird von zwei Vektorverarbeitungseinheiten (VPU) bereitgestellt, die als VPU0 und VPU1 bezeichnet werden.  Dies waren im Wesentlichen DSPs, die auf 3D-Mathematik zugeschnitten waren, und der Vorl\u00e4ufer f\u00fcr Hardware-Vertex-Shader-Pipelines.  Jede VPU verf\u00fcgt \u00fcber 32 128-Bit-Vektor-SIMD-Register (mit 4D-Vektordaten), 16 16-Bit-Festkommaregister, vier FMAC-Einheiten (Floating Point Multiply-Accumulate), eine FDIV-Einheit (Floating Point Divide) und einen lokalen Datenspeicher .  Der Datenspeicher f\u00fcr VPU0 ist 4 KB gro\u00df, w\u00e4hrend VPU1 \u00fcber einen 16-KB-Datenspeicher verf\u00fcgt.Um eine hohe Bandbreite zu erreichen, ist der Datenspeicher der VPU direkt mit dem GIF verbunden, und beide Datenspeicher k\u00f6nnen direkt von der DMA-Einheit gelesen werden.  Ein Einzelvektorbefehl besteht aus vier 32-Bit-Gleitkommawerten mit einfacher Genauigkeit, die zur Verarbeitung auf die vier FMAC-Einheiten mit einfacher Genauigkeit (32 Bit) verteilt werden.  Dieses Schema \u00e4hnelt den SSEx-Erweiterungen von Intel.Die FMAC-Einheiten ben\u00f6tigen vier Zyklen, um einen Befehl auszuf\u00fchren, aber da die Einheiten eine sechsstufige Pipeline haben, haben sie einen Durchsatz von einem Befehl pro Zyklus.  Die FDIV-Einheit verf\u00fcgt \u00fcber eine neunstufige Pipeline und kann alle sieben Zyklen einen Befehl ausf\u00fchren.Bildverarbeitungseinheit (IPU)[edit]Die IPU erm\u00f6glichte die MPEG-2-komprimierte Bilddecodierung und erm\u00f6glichte die Wiedergabe von DVDs und FMV-Spielen.  Es erm\u00f6glichte auch die Vektorquantisierung f\u00fcr 2D-Grafikdaten.[6]DMA-, DRAM- und Speicherverwaltungseinheit (MMU)[edit]Die Speicherverwaltungseinheit, der RDRAM-Controller und der DMA-Controller verwalten den Speicherzugriff innerhalb des Systems.[6]Interner Datenbus[edit]Die Kommunikation zwischen dem MIPS-Kern, den beiden VPUs, GIF, Speichercontroller und anderen Einheiten wird \u00fcber einen 128 Bit breiten internen Datenbus abgewickelt, der mit der halben Taktfrequenz der Emotion Engine l\u00e4uft. Um jedoch eine gr\u00f6\u00dfere Bandbreite zu bieten, gibt es auch einen 128 -bit dedizierter Pfad zwischen der CPU und VPU0 und ein 128-Bit dedizierter Pfad zwischen VPU1 und GIF.  Bei 150 MHz bietet der interne Datenbus eine maximale theoretische Bandbreite von 2,4 GB \/ s.Externe Schnittstelle[edit]Die Kommunikation zwischen der Emotion Engine und dem RAM erfolgt \u00fcber zwei Kan\u00e4le des DRDRAM (Direct Rambus Dynamic Random Access Memory) und des Speichercontrollers, der mit dem internen Datenbus verbunden ist.  Jeder Kanal ist 16 Bit breit und arbeitet mit 400 MHz DDR (Double Data Rate).  Zusammen haben die beiden DRDRAM-Kan\u00e4le eine maximale theoretische Bandbreite von 25,6 Gbit \/ s (3,2 GB \/ s), etwa 33% mehr Bandbreite als der interne Datenbus.  Aus diesem Grund puffert der Speichercontroller die von den DRDRAM-Kan\u00e4len gesendeten Daten, sodass die CPU die zus\u00e4tzliche Bandbreite nutzen kann.Die Emotion Engine ist \u00fcber das GIF direkt mit dem Grafiksynthesizer verbunden und verf\u00fcgt \u00fcber einen dedizierten 64-Bit-150-MHz-Bus mit einer maximalen theoretischen Bandbreite von 1,2 GB \/ s.[7]Um die Kommunikation zwischen der Emotion Engine und dem Input Output Processor (IOP) bereitzustellen, verbindet die Input Output Interface einen 32 Bit breiten 37,5 MHz Input Output Bus mit einer maximalen theoretischen Bandbreite von 150 MB \/ s mit dem internen Datenbus.  Die Schnittstelle bietet gen\u00fcgend Bandbreite f\u00fcr den PCMCIA-Erweiterungsanschluss, der f\u00fcr den Netzwerkadapter mit integrierter P-ATA-Schnittstelle f\u00fcr schnelleren Datenzugriff und Online-Funktionalit\u00e4t verwendet wurde.  Ein Vorteil der hohen Bandbreite bestand darin, dass damit problemlos Hardwareerweiterungen wie der Netzwerkadapter mit integrierter IDE-Festplattenunterst\u00fctzung oder andere Erweiterungen eingef\u00fchrt werden konnten, um die Funktionalit\u00e4t und den Produktlebenszyklus zu erweitern, was als Wettbewerbsvorteil angesehen werden kann.  In neueren Varianten (wie der Slim Edition) w\u00fcrde die Benutzeroberfl\u00e4che jedoch erheblich mehr Bandbreite bieten als von den Eingangsausgabeger\u00e4ten der PlayStation ben\u00f6tigt, da die Festplattenunterst\u00fctzung entfernt und das PCMCIA-Anschlussdesign zugunsten eines schlankeren Designs aufgegeben wurde.Herstellung[edit]Die Emotion Engine enthielt 13,5 Millionen Metalloxid-Halbleiter (MOS) -Transistoren.[8]  auf einem integrierten Schaltkreis (IC) mit einer Gr\u00f6\u00dfe von 240 mm2.[9]  Es wurde von Sony und Toshiba in einem effektiven L von 0,25 um (0,18 um effektiv) hergestelltG) Komplement\u00e4rer Metalloxid-Halbleiter (CMOS) -Prozess mit vier Verbindungsebenen.Verpackung[edit]Die Emotion Engine wurde in einem 540-Kontakt-Kunststoffkugelgitter-Array (PBGA) verpackt.Die Emotion Engine wurde haupts\u00e4chlich als CPU f\u00fcr die PlayStation 2 verwendet.  Die ersten SKUs der PlayStation 3 enthielten au\u00dferdem eine Emotion Engine auf dem Motherboard, um die Abw\u00e4rtskompatibilit\u00e4t mit PlayStation 2-Spielen zu erreichen.  In der zweiten Version der PlayStation 3 fehlte jedoch eine physische Emotion Engine, um die Kosten zu senken. Alle Funktionen wurden mithilfe der vom Cell Broadband Processor durchgef\u00fchrten Softwareemulation ausgef\u00fchrt, zusammen mit einem noch vorhandenen Hardware-Grafiksynthesizer, um die Abw\u00e4rtskompatibilit\u00e4t von PlayStation 2 zu erreichen.  In allen nachfolgenden Revisionen wurde der Grafiksynthesizer entfernt.  In sp\u00e4teren System-Software-Revisionen ist jedoch ein PlayStation 2-Software-Emulator verf\u00fcgbar, der mit den PS2 Classics-Titeln von Sony verwendet werden kann, die im Sony Entertainment Network erh\u00e4ltlich sind.Technische Spezifikationen[edit]Taktfrequenz: 294 MHz, 299 MHz (sp\u00e4tere Versionen)Befehlssatz: MIPS III, MIPS IV-Teilmenge, 107 Vektorbefehle2 Probleme, 2 64-Bit-Festkommaeinheiten, 1 Gleitkommaeinheit, 6-stufige PipelineBefehls-Cache: 16 KB, 2-Wege-Satz assoziativDatencache: 8 KB, 2-Wege-Satz assoziativScratchpad RAM: 16 KB\u00dcbersetzungs-Look-beiseite-Puffer: Kombinierte Anweisung \/ Daten mit 48 Eintr\u00e4genVektorverarbeitungseinheit: 4 FMAC-Einheiten, 1 FDIV-EinheitRegister der Vektorverarbeitungseinheit: 128 Bit breit, 32 Eintr\u00e4geBildverarbeitungseinheit: MPEG2-Makroblock-SchichtdecoderDirekter Speicherzugriff: 10 Kan\u00e4leV.DDSpannung: 1,8 V.Leistungsaufnahme: 15 W bei 1,8 V.Eingebetteter Speicher: 1 KB RAM, 4 KB FeRAM, 16 KB ROM[3]Theoretische Leistung[edit]Verweise[edit]^ Gilbert, Ben. “Sony best\u00e4tigt Produktionsende f\u00fcr PlayStation 2 weltweit”.  Engadget.  Abgerufen 23. Juni 2013.^ Stokes, Jon (16. Februar 2000). “Ton und Bild: Ein technischer \u00dcberblick \u00fcber die Emotion Engine”. Ars Technica. Archiviert vom Original am 10. Juni 2018.  Abgerufen 9. Juni 2015.^ ein b Scott, JF (2003). “Nano-Ferroelektrika”.  In Tsakalakos Thomas;  Ovid’ko, Ilya A.;  Vasudevan, Asuri K. (Hrsg.). Nanostrukturen: Synthese, funktionelle Eigenschaften und Anwendung.  Springer Science & Business Media.  S. 583-600 (584-5, 597).  ISBN 9789400710191.^ Diefendorff, Keith (19. April 1999). “Sonys emotional aufgeladener Chip” (PDF). Mikroprozessorbericht.  Vol.  13 nr.  5. Archiviert (PDF) vom Original am 25. Juli 2018.  Abgerufen 1. September 2017.^ Transistorisierte Speicher wie RAM-, ROM-, Flash- und Cache-Gr\u00f6\u00dfen sowie Dateigr\u00f6\u00dfen werden mit bin\u00e4ren Bedeutungen f\u00fcr K (1024) angegeben1), M (10242), G (10243), …^ ein b Sporny, viele;  Carper, grau;  Turner, Jonathan (2002). “Das Playstation 2 Linux Kit Handbuch”.  Freie Software Foundation.  Archiviert von das Original am 18. September 2003.  Abgerufen 10. Juni 2015.^ Diefendorff 1999, p.  5^ Hennessy, John L.;  Patterson, David A. (29. Mai 2002). Computerarchitektur: Ein quantitativer Ansatz  (3. Aufl.).  Morgan Kaufmann.  p.  491. ISBN 978-0-08-050252-6.  Abgerufen 9. April 2013.^ Diefendorff, Keith (19. April 1999).  “Sonys emotional aufgeladener Chip: Killer-Gleitkomma” Emotion Engine “zur Stromversorgung von PlayStation 2000”. Mikroprozessorbericht. 13 (5).  S2CID 29649747.Siehe auch[edit]Verweise[edit]Externe Links[edit]     (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4"},{"@context":"http:\/\/schema.org\/","@type":"BreadcrumbList","itemListElement":[{"@type":"ListItem","position":1,"item":{"@id":"https:\/\/wiki.edu.vn\/wiki12\/#breadcrumbitem","name":"Enzyklop\u00e4die"}},{"@type":"ListItem","position":2,"item":{"@id":"https:\/\/wiki.edu.vn\/wiki12\/2020\/12\/09\/emotion-engine-wikipedia\/#breadcrumbitem","name":"Emotion Engine – Wikipedia"}}]}]