[{"@context":"http:\/\/schema.org\/","@type":"BlogPosting","@id":"https:\/\/wiki.edu.vn\/wiki20\/2021\/01\/01\/cmos-wikipedia\/#BlogPosting","mainEntityOfPage":"https:\/\/wiki.edu.vn\/wiki20\/2021\/01\/01\/cmos-wikipedia\/","headline":"CMOS – Wikipedia","name":"CMOS – Wikipedia","description":"before-content-x4 Technologie zum Aufbau integrierter Schaltkreise Komplement\u00e4rer Metalloxid-Halbleiter ((CMOS), auch bekannt als Metalloxid-Halbleiter mit komplement\u00e4rer Symmetrie ((KOSMOS) ist eine Art","datePublished":"2021-01-01","dateModified":"2021-01-01","author":{"@type":"Person","@id":"https:\/\/wiki.edu.vn\/wiki20\/author\/lordneo\/#Person","name":"lordneo","url":"https:\/\/wiki.edu.vn\/wiki20\/author\/lordneo\/","image":{"@type":"ImageObject","@id":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","url":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","height":96,"width":96}},"publisher":{"@type":"Organization","name":"Enzyklop\u00e4die","logo":{"@type":"ImageObject","@id":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","url":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","width":600,"height":60}},"image":{"@type":"ImageObject","@id":"https:\/\/upload.wikimedia.org\/wikipedia\/commons\/thumb\/2\/2f\/CMOS_inverter.svg\/220px-CMOS_inverter.svg.png","url":"https:\/\/upload.wikimedia.org\/wikipedia\/commons\/thumb\/2\/2f\/CMOS_inverter.svg\/220px-CMOS_inverter.svg.png","height":"331","width":"220"},"url":"https:\/\/wiki.edu.vn\/wiki20\/2021\/01\/01\/cmos-wikipedia\/","wordCount":15431,"articleBody":"     (adsbygoogle = window.adsbygoogle || []).push({});before-content-x4Technologie zum Aufbau integrierter Schaltkreise    Komplement\u00e4rer Metalloxid-Halbleiter ((CMOS), auch bekannt als Metalloxid-Halbleiter mit komplement\u00e4rer Symmetrie ((KOSMOS) ist eine Art Herstellungsprozess f\u00fcr Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFET), bei dem komplement\u00e4re und symmetrische Paare von MOSFETs vom p-Typ und n-Typ f\u00fcr Logikfunktionen verwendet werden.[1]  Die CMOS-Technologie wird zum Aufbau von IC-Chips (Integrated Circuit) verwendet, einschlie\u00dflich Mikroprozessoren, Mikrocontrollern, Speicherchips (einschlie\u00dflich CMOS-BIOS) und anderen digitalen Logikschaltungen.  Die CMOS-Technologie wird auch f\u00fcr analoge Schaltungen wie Bildsensoren (CMOS-Sensoren), Datenkonverter, HF-Schaltungen (RF-CMOS) und hochintegrierte Transceiver f\u00fcr viele Arten der Kommunikation verwendet.Mohamed M. Atalla und Dawon Kahng erfanden 1959 den MOSFET in den Bell Labs und demonstrierten 1960 die Herstellungsprozesse f\u00fcr PMOS (p-Typ MOS) und NMOS (n-Typ MOS). Diese Prozesse wurden sp\u00e4ter kombiniert und in die Komplement\u00e4rs adaptiert MOS (CMOS) -Verfahren von Chih-Tang Sah und Frank Wanlass bei Fairchild Semiconductor im Jahr 1963. RCA kommerzialisierte die Technologie Ende der 1960er Jahre mit der Marke “COS-MOS” und zwang andere Hersteller, einen anderen Namen zu finden, was dazu f\u00fchrte, dass “CMOS” wurde der Standardname f\u00fcr die Technologie in den fr\u00fchen 1970er Jahren.  CMOS \u00fcberholte schlie\u00dflich NMOS als den dominierenden MOSFET-Herstellungsprozess f\u00fcr VLSI-Chips (Very Large Scale Integration) in den 1980er Jahren und ersetzte gleichzeitig die fr\u00fchere TTL-Technologie (Transistor-Transistor Logic).  CMOS ist seitdem der Standardherstellungsprozess f\u00fcr MOSFET-Halbleiterbauelemente in VLSI-Chips geblieben.  Stand 2011[update]99% der IC-Chips, einschlie\u00dflich der meisten digitalen, analogen und Mixed-Signal-ICs, werden mithilfe der CMOS-Technologie hergestellt.[2]Zwei wichtige Merkmale von CMOS-Bauelementen sind eine hohe St\u00f6rfestigkeit und ein geringer statischer Stromverbrauch.[3]  Da ein Transistor des MOSFET-Paares immer ausgeschaltet ist, zieht die Reihenkombination beim Umschalten zwischen Ein- und Ausschaltzustand nur kurzzeitig eine signifikante Leistung.  Folglich erzeugen CMOS-Bauelemente nicht so viel Abw\u00e4rme wie andere Formen der Logik, wie NMOS-Logik oder Transistor-Transistor-Logik (TTL), die normalerweise einen gewissen Stehstrom haben, selbst wenn sich der Zustand nicht \u00e4ndert.  Diese Eigenschaften erm\u00f6glichen es CMOS, eine hohe Dichte von Logikfunktionen auf einem Chip zu integrieren.  Vor allem aus diesem Grund wurde CMOS die am weitesten verbreitete Technologie zur Implementierung in VLSI-Chips.Der Ausdruck “Metall-Oxid-Halbleiter” bezieht sich auf die physikalische Struktur von MOS-Feldeffekttransistoren, bei denen eine Metall-Gate-Elektrode auf einem Oxidisolator angeordnet ist, der sich wiederum auf einem Halbleitermaterial befindet.  Fr\u00fcher wurde Aluminium verwendet, heute ist das Material Polysilicium.  Andere Metallgatter haben mit dem Aufkommen von dielektrischen Materialien mit hohem \u03ba im CMOS-Prozess ein Comeback erlebt, wie von IBM und Intel f\u00fcr den 45-Nanometer-Knoten und kleinere Gr\u00f6\u00dfen angek\u00fcndigt.[4]Table of ContentsTechnische Details[edit]Geschichte[edit]Inversion[edit]Netzteilstifte[edit]Dualit\u00e4t[edit]Logik[edit]Beispiel: NAND-Gatter im physischen Layout[edit]Leistung: Schalten und Leckage[edit]Statische Dissipation[edit]Dynamische Dissipation[edit]Laden und Entladen von Lastkapazit\u00e4ten[edit]Eingangsschutz[edit]Analoges CMOS[edit]RF CMOS[edit]Temperaturbereich[edit]Einzelelektronen-MOS-Transistoren[edit]Siehe auch[edit]Verweise[edit]Weiterf\u00fchrende Literatur[edit]Externe Links[edit]Technische Details[edit]“CMOS” bezieht sich sowohl auf einen bestimmten Stil des Entwurfs digitaler Schaltungen als auch auf die Familie von Prozessen, die zum Implementieren dieser Schaltung auf integrierten Schaltungen (Chips) verwendet werden.  CMOS-Schaltungen verbrauchen weniger Strom als Logikfamilien mit ohmschen Lasten.  Da dieser Vorteil zugenommen hat und an Bedeutung gewonnen hat, dominieren CMOS-Prozesse und -Varianten, so dass die \u00fcberwiegende Mehrheit der modernen Herstellung integrierter Schaltkreise auf CMOS-Prozessen basiert.[5]  Die CMOS-Logik verbraucht \u00fcber 7 mal weniger Leistung als NMOS-Logik,[6]  und ungef\u00e4hr 100.000-mal weniger Leistung als die bipolare Transistor-Transistor-Logik (TTL).[7][8]  CMOS-Schaltungen verwenden eine Kombination aus Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) vom p-Typ und n-Typ, um Logikgatter und andere digitale Schaltungen zu implementieren.  Obwohl CMOS-Logik zu Demonstrationszwecken mit diskreten Vorrichtungen implementiert werden kann, sind kommerzielle CMOS-Produkte integrierte Schaltungen, die aus bis zu Milliarden von Transistoren beider Typen auf einem rechteckigen Siliziumst\u00fcck zwischen 10 und 400 mm bestehen2.CMOS verwendet immer alle Enhancement-Mode-MOSFETs (mit anderen Worten, eine Gate-Source-Spannung von Null schaltet den Transistor aus).Geschichte[edit]Das Prinzip der komplement\u00e4ren Symmetrie wurde erstmals 1953 von George Sziklai eingef\u00fchrt, der dann mehrere komplement\u00e4re bipolare Schaltkreise diskutierte.  Paul Weimer, ebenfalls bei RCA, erfand 1962 TFT-Komplement\u00e4rschaltungen, ein enger Verwandter von CMOS.  Er erfand komplement\u00e4re Flip-Flop- und Wechselrichterschaltungen, arbeitete jedoch nicht in einer komplexeren komplement\u00e4ren Logik.  Er war der erste, der p-Kanal- und n-Kanal-TFTs in einer Schaltung auf demselben Substrat platzieren konnte.  Drei Jahre zuvor ver\u00f6ffentlichten John T. Wallmark und Sanford M. Marcus eine Vielzahl komplexer Logikfunktionen, die als integrierte Schaltkreise unter Verwendung von JFETs implementiert wurden, einschlie\u00dflich komplement\u00e4rer Speicherschaltungen.  Frank Wanlass war mit der Arbeit von Weimer bei RCA vertraut.[9][10][11][12][13][14]Der MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor oder MOS-Transistor) wurde 1959 von Mohamed M. Atalla und Dawon Kahng in den Bell Labs erfunden. Es gab urspr\u00fcnglich zwei Arten von MOSFET-Herstellungsprozessen, PMOS (p-Typ MOS). und NMOS (n-Typ MOS).[15]  Beide Typen wurden von Atalla und Kahng entwickelt, als sie urspr\u00fcnglich den MOSFET erfanden und 1960 sowohl PMOS- als auch NMOS-Bauelemente mit 20 \u00b5m und dann 10 \u00b5m Gatel\u00e4ngen herstellten.[16][17]  W\u00e4hrend der MOSFET von Bell Labs zun\u00e4chst zugunsten von Bipolartransistoren \u00fcbersehen und ignoriert wurde,[16]  Die Erfindung des MOSFET stie\u00df bei Fairchild Semiconductor auf gro\u00dfes Interesse.[15]  Basierend auf Atallas Arbeit,[18]Chih-Tang Sah f\u00fchrte Fairchild die MOS-Technologie mit seiner MOS-gesteuerten Tetrode ein, die Ende 1960 hergestellt wurde.[15]Eine neue Art von MOSFET-Logik, die sowohl den PMOS- als auch den NMOS-Prozess kombiniert, wurde von Chih-Tang Sah und Frank Wanlass bei Fairchild als komplement\u00e4rer MOS (CMOS) bezeichnet.  Im Februar 1963 ver\u00f6ffentlichten sie die Erfindung in einem Forschungsbericht.[19][20]  Wanlass sp\u00e4ter eingereicht US-Patent 3,356,858 f\u00fcr CMOS-Schaltungen im Juni 1963, und es wurde 1967 erteilt. Sowohl in der Forschungsarbeit als auch im Patent wurde die Herstellung von CMOS-Bauelementen auf der Grundlage der thermischen Oxidation eines Siliziumsubstrats beschrieben, um eine dazwischen liegende Schicht aus Siliziumdioxid zu ergeben der Drain-Kontakt und der Source-Kontakt.[21][20]CMOS wurde Ende der 1960er Jahre von RCA kommerzialisiert.  RCA \u00fcbernahm CMOS f\u00fcr den Entwurf integrierter Schaltkreise (ICs) und entwickelte 1965 CMOS-Schaltkreise f\u00fcr einen Air Force-Computer und 1968 einen 288-Bit-CMOS-SRAM-Speicherchip.[19]  RCA verwendete CMOS 1968 auch f\u00fcr seine integrierten Schaltkreise der 4000er-Serie, beginnend mit einer 20 Herstellungsprozess f\u00fcr \u03bcm-Halbleiter, bevor er in den n\u00e4chsten Jahren schrittweise auf einen Prozess von 10 \u03bcm skaliert wird.[22]Die CMOS-Technologie wurde von der amerikanischen Halbleiterindustrie zun\u00e4chst zugunsten des damals leistungsst\u00e4rkeren NMOS \u00fcbersehen.  CMOS wurde jedoch von japanischen Halbleiterherstellern aufgrund seines geringen Stromverbrauchs schnell eingef\u00fchrt und weiterentwickelt, was zum Aufstieg der japanischen Halbleiterindustrie f\u00fchrte.[23]Toshiba entwickelte 1969 C\u00b2MOS (Clocked CMOS), eine Schaltungstechnologie mit geringerem Stromverbrauch und schnellerer Betriebsgeschwindigkeit als gew\u00f6hnliches CMOS. Mit seiner C\u00b2MOS-Technologie entwickelte Toshiba einen LSI-Chip (Large Scale Integration) f\u00fcr den Elsi Mini LED-Taschenrechner von Sharp. 1971 entwickelt und 1972 ver\u00f6ffentlicht.[24]Suwa Seikosha (jetzt Seiko Epson) begann 1969 mit der Entwicklung eines CMOS-IC-Chips f\u00fcr eine Seiko-Quarzuhr und begann 1971 mit der Einf\u00fchrung der Seiko Analog Quartz 38SQW-Uhr mit der Massenproduktion.[25]  Das erste in Massenproduktion hergestellte CMOS-Unterhaltungselektronikprodukt war die 1970 erschienene Hamilton Pulsar-Digitaluhr “Wrist Computer”.[26]  Aufgrund des geringen Stromverbrauchs wird die CMOS-Logik seit den 1970er Jahren h\u00e4ufig f\u00fcr Taschenrechner und Uhren verwendet.[6]Die fr\u00fchesten Mikroprozessoren in den fr\u00fchen 1970er Jahren waren PMOS-Prozessoren, die anf\u00e4nglich die fr\u00fche Mikroprozessorindustrie dominierten.  In den sp\u00e4ten 1970er Jahren hatten NMOS-Mikroprozessoren PMOS-Prozessoren \u00fcberholt.[27]  CMOS-Mikroprozessoren wurden 1975 mit dem Intersil 6100 eingef\u00fchrt.[27]  und RCA CDP 1801.[28]  CMOS-Prozessoren wurden jedoch erst in den 1980er Jahren dominant.[27]CMOS war anfangs langsamer als die NMOS-Logik, daher wurde NMOS in den 1970er Jahren h\u00e4ufiger f\u00fcr Computer verwendet.[6]  Der Intel 5101 (1 kb SRAM) CMOS-Speicherchip (1974) hatte eine Zugriffszeit von 800 ns,[29][30]  W\u00e4hrend der damals schnellste NMOS-Chip der Intel 2147 (4 kb SRAM) HMOS-Speicherchip (1976) hatte eine Zugriffszeit von 55\/70 ns.[6][30]  1978 f\u00fchrte ein von Toshiaki Masuhara gef\u00fchrtes Hitachi-Forschungsteam mit seinem HM6147 (4) das Hi-CMOS-Verfahren mit zwei Vertiefungen ein kb SRAM) Speicherchip, hergestellt nach einem 3 \u03bcm Verfahren.[6][31][32]  Der Hitachi HM6147-Chip konnte die Leistung (55\/70) erreichen ns access) des Intel 2147 HMOS-Chips, w\u00e4hrend der HM6147 ebenfalls deutlich weniger Strom verbrauchte (15 mA) als der 2147 (110 mA).  Mit vergleichbarer Leistung und viel geringerem Stromverbrauch \u00fcberholte der CMOS-Prozess mit zwei Vertiefungen in den 1980er Jahren NMOS als das am h\u00e4ufigsten verwendete Halbleiterherstellungsverfahren f\u00fcr Computer.[6]In den 1980er Jahren \u00fcberholten CMOS-Mikroprozessoren NMOS-Mikroprozessoren.[27]Das Galileo-Raumschiff der NASA, das 1989 in den Jupiter-Orbit geschickt wurde, verwendete aufgrund des geringen Stromverbrauchs den CMOS-Mikroprozessor RCA 1802.[26]Intel f\u00fchrte 1983 ein 1,5-\u03bcm-Verfahren zur Herstellung von CMOS-Halbleiterbauelementen ein.[33]    Mitte der 1980er Jahre entwickelte Bijan Davari von IBM eine leistungsstarke Niederspannungs-CMOS-Technologie mit tiefen Submikronwerten, die die Entwicklung schnellerer Computer sowie tragbarer Computer und batteriebetriebener Handheld-Elektronik erm\u00f6glichte.[34]  1988 leitete Davari ein IBM-Team, das einen 250-Nanometer-Hochleistungs-CMOS-Prozess demonstrierte.[35]Fujitsu kommerzialisierte eine 700 nm CMOS-Prozess im Jahr 1987,[33]  und dann kommerzialisierten Hitachi, Mitsubishi Electric, NEC und Toshiba 500 nm CMOS im Jahr 1989.[36]  Im Jahr 1993 kommerzialisierte Sony einen 350 nm CMOS-Prozess, w\u00e4hrend Hitachi und NEC 250 kommerzialisierten nm CMOS.  Hitachi stellte eine 160 vor nm CMOS-Prozess im Jahr 1995, dann f\u00fchrte Mitsubishi 150 nm CMOS im Jahr 1996, und dann f\u00fchrte Samsung Electronics 140 ein nm im Jahr 1999.[36]Im Jahr 2000 erfanden Gurtej Singh Sandhu und Trung T. Doan von Micron Technology die Atomlagenabscheidung von hoch-\u03ba-dielektrischen Filmen, was zur Entwicklung eines kosteng\u00fcnstigen 90-nm-CMOS-Prozesses f\u00fchrte.[34][37]  Toshiba und Sony entwickelten 2002 einen 65-nm-CMOS-Prozess.[38]  und dann initiierte TSMC 2004 die Entwicklung einer 45-nm-CMOS-Logik.[39]  Die Entwicklung der Pitch-Double-Patterning durch Gurtej Singh Sandhu bei Micron Technology f\u00fchrte zur Entwicklung von 30 nm Klasse CMOS in den 2000er Jahren.[34]CMOS wird in den meisten modernen LSI- und VLSI-Ger\u00e4ten verwendet.[6]  Ab 2010 sind CPUs mit der besten Leistung pro Watt pro Jahr seit 1976 statische CMOS-Logik.[citation needed]  Ab 2019 ist die planare CMOS-Technologie immer noch die h\u00e4ufigste Form der Herstellung von Halbleiterbauelementen, wird jedoch schrittweise durch die nicht planare FinFET-Technologie ersetzt, mit der Halbleiterknoten kleiner als 20 hergestellt werden k\u00f6nnen nm.[40]Inversion[edit]CMOS-Schaltungen sind so aufgebaut, dass alle P-Typ-Metalloxid-Halbleiter-Transistoren (PMOS) entweder einen Eingang von der Spannungsquelle oder von einem anderen PMOS-Transistor haben m\u00fcssen.  In \u00e4hnlicher Weise m\u00fcssen alle NMOS-Transistoren entweder einen Eingang von Masse oder von einem anderen NMOS-Transistor haben.  Die Zusammensetzung eines PMOS-Transistors erzeugt einen niedrigen Widerstand zwischen seinen Source- und Drain-Kontakten, wenn eine niedrige Gate-Spannung angelegt wird, und einen hohen Widerstand, wenn eine hohe Gate-Spannung angelegt wird.  Andererseits erzeugt die Zusammensetzung eines NMOS-Transistors einen hohen Widerstand zwischen Source und Drain, wenn eine niedrige Gate-Spannung angelegt wird, und einen niedrigen Widerstand, wenn eine hohe Gate-Spannung angelegt wird.  CMOS erreicht eine Stromreduzierung, indem es jeden nMOSFET mit einem pMOSFET erg\u00e4nzt und beide Gates und beide Drains miteinander verbindet.  Eine hohe Spannung an den Gates bewirkt, dass der nMOSFET leitet und der pMOSFET nicht leitet, w\u00e4hrend eine niedrige Spannung an den Gates das Gegenteil bewirkt.  Diese Anordnung reduziert den Stromverbrauch und die W\u00e4rmeerzeugung erheblich.  W\u00e4hrend der Schaltzeit leiten beide MOSFETs jedoch kurz, wenn die Gate-Spannung von einem Zustand in einen anderen \u00fcbergeht.  Dies f\u00fchrt zu einem kurzen Anstieg des Stromverbrauchs und wird bei hohen Frequenzen zu einem ernsthaften Problem.  Statischer CMOS-Inverter. V.dd  und V.ss  stehen f\u00fcr Drain bzw. Source.Das nebenstehende Bild zeigt, was passiert, wenn ein Eingang sowohl mit einem PMOS-Transistor (oben im Diagramm) als auch mit einem NMOS-Transistor (unten im Diagramm) verbunden ist.  Wenn die Spannung von Eingang A niedrig ist, befindet sich der Kanal des NMOS-Transistors in einem hochohmigen Zustand.  Dies begrenzt den Strom, der von Q nach Masse flie\u00dfen kann.  Der Kanal des PMOS-Transistors befindet sich in einem niederohmigen Zustand und es kann viel mehr Strom von der Versorgung zum Ausgang flie\u00dfen.  Da der Widerstand zwischen der Versorgungsspannung und Q gering ist, ist der Spannungsabfall zwischen der Versorgungsspannung und Q aufgrund eines aus Q gezogenen Stroms gering.  Der Ausgang registriert daher eine Hochspannung.Wenn andererseits die Spannung von Eingang A hoch ist, befindet sich der PMOS-Transistor in einem AUS-Zustand (hoher Widerstand), so dass der Strom, der von der positiven Versorgung zum Ausgang flie\u00dft, begrenzt wird, w\u00e4hrend der NMOS-Transistor eingeschaltet ist ( niedriger Widerstand) Zustand, der den Ausgang vom Drain zur Erde erm\u00f6glicht.  Da der Widerstand zwischen Q und Masse gering ist, ist der Spannungsabfall aufgrund eines Stroms, der in Q gezogen wird und Q \u00fcber Masse platziert, gering.  Dieser geringe Abfall f\u00fchrt dazu, dass der Ausgang eine niedrige Spannung registriert.Kurz gesagt, die Ausg\u00e4nge der PMOS- und NMOS-Transistoren sind komplement\u00e4r, so dass der Ausgang hoch ist, wenn der Eingang niedrig ist, und wenn der Eingang hoch ist, ist der Ausgang niedrig.  Aufgrund dieses Verhaltens von Eingang und Ausgang ist der Ausgang der CMOS-Schaltung umgekehrt zum Eingang.Netzteilstifte[edit]Die Stromversorgungsstifte f\u00fcr CMOS werden als V bezeichnetDD und V.SSoder V.CC und Masse (GND) je nach Hersteller.  V.DD und V.SS sind \u00dcbertragungen von herk\u00f6mmlichen MOS-Schaltungen und stehen f\u00fcr die ablassen und Quelle Lieferungen.[41]  Diese gelten nicht direkt f\u00fcr CMOS, da beide Verbrauchsmaterialien tats\u00e4chlich Quellversorgungen sind.  V.CC und Ground sind \u00dcbertragungen aus der TTL-Logik, und diese Nomenklatur wurde mit der Einf\u00fchrung der 54C \/ 74C-Linie von CMOS beibehalten.Dualit\u00e4t[edit]Ein wichtiges Merkmal einer CMOS-Schaltung ist die Dualit\u00e4t, die zwischen ihren PMOS-Transistoren und NMOS-Transistoren besteht.  Eine CMOS-Schaltung wird erstellt, um zu erm\u00f6glichen, dass immer ein Pfad vom Ausgang zur Stromquelle oder zur Masse vorhanden ist.  Um dies zu erreichen, muss der Satz aller Pfade zur Spannungsquelle das Komplement des Satzes aller Pfade zur Erde sein.  Dies kann leicht erreicht werden, indem eines in Bezug auf das NICHT des anderen definiert wird.  Aufgrund der auf den Gesetzen von De Morgan basierenden Logik haben die PMOS-Transistoren parallel entsprechende NMOS-Transistoren in Reihe, w\u00e4hrend die PMOS-Transistoren in Reihe entsprechende NMOS-Transistoren parallel haben.Logik[edit]  Komplexere Logikfunktionen wie solche mit UND- und ODER-Gattern erfordern die Manipulation der Pfade zwischen den Gattern, um die Logik darzustellen.  Wenn ein Pfad aus zwei in Reihe geschalteten Transistoren besteht, m\u00fcssen beide Transistoren einen geringen Widerstand gegen die entsprechende Versorgungsspannung aufweisen und ein UND modellieren.  Wenn ein Pfad aus zwei parallelen Transistoren besteht, muss einer oder beide Transistoren einen niedrigen Widerstand haben, um die Versorgungsspannung mit dem Ausgang zu verbinden und einen ODER zu modellieren.Rechts ist ein Schaltplan eines NAND-Gatters in CMOS-Logik dargestellt.  Wenn beide A- und B-Eing\u00e4nge hoch sind, leiten beide NMOS-Transistoren (untere H\u00e4lfte des Diagramms), keiner der PMOS-Transistoren (obere H\u00e4lfte) leitet und es wird ein leitender Pfad zwischen dem Ausgang und hergestellt V.ss (Masse), wodurch der Ausgang niedrig wird.  Wenn sowohl der A- als auch der B-Eingang niedrig sind, leitet keiner der NMOS-Transistoren, w\u00e4hrend beide PMOS-Transistoren leiten und einen leitenden Pfad zwischen dem Ausgang und herstellen V.dd (Spannungsquelle), wodurch der Ausgang hoch wird.  Wenn einer der A- oder B-Eing\u00e4nge niedrig ist, leitet einer der NMOS-Transistoren nicht, einer der PMOS-Transistoren und es wird ein leitender Pfad zwischen dem Ausgang und hergestellt V.dd (Spannungsquelle), wodurch der Ausgang hoch wird.  Da die einzige Konfiguration der beiden Eing\u00e4nge, die zu einem niedrigen Ausgang f\u00fchrt, wenn beide hoch sind, implementiert diese Schaltung ein NAND-Logikgatter (NOT AND).Ein Vorteil von CMOS gegen\u00fcber NMOS-Logik besteht darin, dass sowohl Low-to-High- als auch High-to-Low-Ausgangs\u00fcberg\u00e4nge schnell sind, da die (PMOS-) Pull-Up-Transistoren im Gegensatz zu den Lastwiderst\u00e4nden in der NMOS-Logik beim Einschalten einen niedrigen Widerstand aufweisen.  Zus\u00e4tzlich schwingt das Ausgangssignal die volle Spannung zwischen der niedrigen und der hohen Schiene.  Diese starke, nahezu symmetrische Reaktion macht CMOS auch widerstandsf\u00e4higer gegen Rauschen.Eine Methode zur Berechnung der Verz\u00f6gerung in einer CMOS-Schaltung finden Sie unter Logischer Aufwand.Beispiel: NAND-Gatter im physischen Layout[edit]  Das physikalische Layout einer NAND-Schaltung.  Die gr\u00f6\u00dferen Bereiche der Diffusion vom N-Typ und der Diffusion vom P-Typ sind Teil der Transistoren.  Die beiden kleineren Bereiche auf der linken Seite sind Abgriffe, um ein Einrasten zu verhindern.  Vereinfachter Herstellungsprozess eines CMOS-Wechselrichters auf p-Substrat bei der Halbleitermikrofabrikation.  In Schritt 1 werden Siliziumdioxidschichten anf\u00e4nglich durch thermische Oxidation gebildet. Hinweis: Gate-, Source- und Drain-Kontakte befinden sich in realen Ger\u00e4ten normalerweise nicht in derselben Ebene, und das Diagramm ist nicht ma\u00dfstabsgetreu.Dieses Beispiel zeigt eine NAND-Logikvorrichtung, die als physikalische Darstellung gezeichnet ist, wie sie hergestellt werden w\u00fcrde.  Die physikalische Layoutperspektive ist eine “Vogelperspektive” eines Schichtstapels.  Die Schaltung ist auf einem Substrat vom P-Typ aufgebaut.  Das Polysilicium, die Diffusion und die n-Wanne werden als “Basisschichten” bezeichnet und tats\u00e4chlich in Gr\u00e4ben des Substrats vom P-Typ eingef\u00fcgt.  (Siehe Schritte 1 bis 6 im Prozessdiagramm unten rechts.) Die Kontakte durchdringen eine Isolierschicht zwischen den Basisschichten und der ersten Metallschicht (Metall1), die eine Verbindung herstellt.Die Eing\u00e4nge zum NAND (gr\u00fcn dargestellt) sind aus Polysilizium.  Die Transistoren (Bauelemente) werden durch den Schnittpunkt von Polysilicium und Diffusion gebildet;  N-Diffusion f\u00fcr die N-Vorrichtung & P-Diffusion f\u00fcr die P-Vorrichtung (dargestellt in Lachs- bzw. Gelbf\u00e4rbung).  Der Ausgang (“out”) ist in Metall miteinander verbunden (in Cyan-Farbe dargestellt).  Verbindungen zwischen Metall und Polysilicium oder Diffusion werden durch Kontakte hergestellt (dargestellt als schwarze Quadrate).  Das Beispiel f\u00fcr das physikalische Layout entspricht der im vorherigen Beispiel angegebenen NAND-Logikschaltung.Die N-Vorrichtung wird auf einem Substrat vom P-Typ hergestellt, w\u00e4hrend die P-Vorrichtung in einer Vertiefung vom N-Typ (n-Vertiefung) hergestellt wird.  Ein P-Typ-Substrat “Tap” ist mit V verbundenSS und ein N-Well-Abgriff vom N-Typ ist mit V verbundenDD um ein Einrasten zu verhindern.  Querschnitt zweier Transistoren in einem CMOS-Gatter in einem N-Well-CMOS-ProzessLeistung: Schalten und Leckage[edit]CMOS-Logik verbraucht weniger Leistung als NMOS-Logikschaltungen, da CMOS nur beim Schalten Leistung verbraucht (“dynamische Leistung”).  Bei einem typischen ASIC in einem modernen 90-Nanometer-Prozess kann das Umschalten des Ausgangs 120 Pikosekunden dauern und erfolgt alle zehn Nanosekunden.  Die NMOS-Logik verbraucht immer dann Strom, wenn der Transistor eingeschaltet ist, da ein Strompfad von V vorhanden istdd zu V.ss \u00fcber den Lastwiderstand und das n-Typ-Netzwerk.Statische CMOS-Gatter sind sehr energieeffizient, da sie im Leerlauf nahezu null Leistung verbrauchen.  Fr\u00fcher war der Stromverbrauch von CMOS-Ger\u00e4ten beim Entwurf von Chips nicht das Hauptanliegen.  Faktoren wie Geschwindigkeit und Fl\u00e4che dominierten die Designparameter.  Da die CMOS-Technologie unter das Submikron-Niveau gesunken ist, ist der Stromverbrauch pro Fl\u00e4cheneinheit des Chips enorm gestiegen.Eine weitgehende Klassifizierung der Verlustleistung in CMOS-Schaltungen erfolgt aufgrund von zwei Komponenten, statisch und dynamisch:Statische Dissipation[edit]Sowohl NMOS- als auch PMOS-Transistoren haben eine Gate-Source-Schwellenspannung, unterhalb derer der Strom (genannt) liegt Unterschwelle Strom) durch das Ger\u00e4t f\u00e4llt exponentiell ab.  In der Vergangenheit arbeiteten CMOS-Konstruktionen bei Versorgungsspannungen, die viel gr\u00f6\u00dfer als ihre Schwellenspannungen (V) warendd k\u00f6nnte 5 V gewesen sein und V.th f\u00fcr NMOS und PMOS k\u00f6nnten 700 mV gewesen sein).  Ein spezieller Typ des in einigen CMOS-Schaltungen verwendeten Transistors ist der native Transistor mit einer Schwellenspannung nahe Null.SiO2 ist ein guter Isolator, aber bei sehr geringen Dicken k\u00f6nnen Elektronen \u00fcber die sehr d\u00fcnne Isolation tunneln;  Die Wahrscheinlichkeit f\u00e4llt exponentiell mit der Oxiddicke ab.  Der Tunnelstrom wird f\u00fcr Transistoren unter 130 nm mit Gateoxiden von 20 \u00c5 oder d\u00fcnner sehr wichtig.Kleine umgekehrte Leckstr\u00f6me werden aufgrund der Bildung einer umgekehrten Vorspannung zwischen Diffusionsbereichen und Vertiefungen (z. B. Diffusion vom p-Typ gegen\u00fcber n-Vertiefung), Vertiefungen und Substrat (z. B. n-Vertiefung gegen\u00fcber p-Substrat) gebildet.  In modernen Prozessen ist die Diodenleckage im Vergleich zu Unterschwellen- und Tunnelstr\u00f6men sehr gering, so dass diese bei Leistungsberechnungen vernachl\u00e4ssigt werden k\u00f6nnen.Wenn die Verh\u00e4ltnisse nicht \u00fcbereinstimmen, kann es zu unterschiedlichen Str\u00f6men von PMOS und NMOS kommen.  Dies kann zu einem Ungleichgewicht f\u00fchren, und daher f\u00fchrt ein falscher Strom dazu, dass sich das CMOS unn\u00f6tig erw\u00e4rmt und Strom verbraucht.  Dar\u00fcber hinaus haben neuere Studien gezeigt, dass die Leckleistung aufgrund von Alterungseffekten abnimmt, um zu verhindern, dass Ger\u00e4te langsamer werden. [42]Dynamische Dissipation[edit]Laden und Entladen von Lastkapazit\u00e4ten[edit]CMOS-Schaltungen verbrauchen Energie, indem sie die verschiedenen Lastkapazit\u00e4ten (meistens Gate- und Drahtkapazit\u00e4t, aber auch Drain- und einige Source-Kapazit\u00e4ten) laden, wenn sie geschaltet werden.  In einem vollst\u00e4ndigen Zyklus der CMOS-Logik flie\u00dft Strom von V.DD auf die Lastkapazit\u00e4t, um es zu laden, und flie\u00dft dann aus der geladenen Lastkapazit\u00e4t (C.L.) w\u00e4hrend der Entladung erden.  Daher ist in einem vollst\u00e4ndigen Lade- \/ Entladezyklus insgesamt Q = C.L.V.DD wird somit von V \u00fcbertragenDD grundieren.  Multiplizieren Sie mit der Schaltfrequenz der Lastkapazit\u00e4ten, um den verwendeten Strom zu erhalten, und multiplizieren Sie erneut mit der Durchschnittsspannung, um die charakteristische Schaltleistung zu erhalten, die von einem CMOS-Ger\u00e4t abgef\u00fchrt wird: P.=0,5C.V.2f{ displaystyle P = 0.5CV ^ {2} f}.Da die meisten Gates nicht bei jedem Taktzyklus arbeiten \/ schalten, werden sie h\u00e4ufig von einem Faktor begleitet \u03b1{ displaystyle  alpha}, genannt Aktivit\u00e4tsfaktor.  Nun kann die dynamische Verlustleistung wie folgt umgeschrieben werden P.=\u03b1C.V.2f{ displaystyle P =  alpha CV ^ {2} f}.Eine Uhr in einem System hat einen Aktivit\u00e4tsfaktor \u03b1 = 1, da sie bei jedem Zyklus steigt und f\u00e4llt.  Die meisten Daten haben einen Aktivit\u00e4tsfaktor von 0,1.[43]  Wenn die korrekte Lastkapazit\u00e4t an einem Knoten zusammen mit seinem Aktivit\u00e4tsfaktor gesch\u00e4tzt wird, kann die dynamische Verlustleistung an diesem Knoten effektiv berechnet werden.Da es sowohl f\u00fcr pMOS als auch f\u00fcr nMOS eine endliche Anstiegs- \/ Abfallzeit gibt, beispielsweise w\u00e4hrend des \u00dcbergangs von Aus nach Ein, sind beide Transistoren f\u00fcr einen kurzen Zeitraum eingeschaltet, in dem der Strom einen Weg direkt von V findetDD gegen Masse, wodurch ein Kurzschlussstrom erzeugt wird.  Die Kurzschlussverlustleistung nimmt mit der Anstiegs- und Abfallzeit der Transistoren zu.Eine zus\u00e4tzliche Form des Stromverbrauchs wurde in den 1990er Jahren bedeutend, als die Dr\u00e4hte auf dem Chip schmaler und die langen Dr\u00e4hte widerstandsf\u00e4higer wurden.  CMOS-Gatter am Ende dieser Widerstandsdr\u00e4hte sehen langsame Eingangs\u00fcberg\u00e4nge.  W\u00e4hrend der Mitte dieser \u00dcberg\u00e4nge sind sowohl das NMOS- als auch das PMOS-Logiknetzwerk teilweise leitend und der Strom flie\u00dft direkt von V.DD zu V.SS.  Die so verwendete Leistung hei\u00dft Brecheisen Leistung.  Ein sorgf\u00e4ltiges Design, das schwach angetriebene lange d\u00fcnne Dr\u00e4hte vermeidet, verbessert diesen Effekt, aber die Brechstangenleistung kann ein wesentlicher Bestandteil der dynamischen CMOS-Leistung sein.Um das Design zu beschleunigen, haben die Hersteller auf Konstruktionen mit niedrigeren Spannungsschwellen umgestellt, aus diesem Grund jedoch auf einen modernen NMOS-Transistor mit einem V.th von 200 mV hat einen signifikanten Unterschwellen-Leckstrom.  Designs (z. B. Desktop-Prozessoren), die eine gro\u00dfe Anzahl von Schaltkreisen enthalten, die nicht aktiv schalten, verbrauchen aufgrund dieses Leckstroms immer noch Strom.  Die Leckleistung ist ein wesentlicher Teil der von solchen Konstruktionen verbrauchten Gesamtleistung.  CMOS (Multi-Threshold CMOS), das jetzt in Gie\u00dfereien erh\u00e4ltlich ist, ist ein Ansatz zur Verwaltung der Leckleistung.  Mit MTCMOS hoch V.th Transistoren werden verwendet, wenn die Schaltgeschwindigkeit nicht kritisch ist, w\u00e4hrend niedrige V.th Transistoren werden in geschwindigkeitsabh\u00e4ngigen Pfaden verwendet.  Weitere technologische Fortschritte, bei denen noch d\u00fcnnere Gate-Dielektrika verwendet werden, weisen aufgrund des Stromtunnelns durch das extrem d\u00fcnne Gate-Dielektrikum eine zus\u00e4tzliche Leckagekomponente auf.  Die Verwendung von Dielektrika mit hohem \u03ba anstelle von Siliziumdioxid, das das herk\u00f6mmliche Gate-Dielektrikum ist, erm\u00f6glicht eine \u00e4hnliche Ger\u00e4teleistung, jedoch mit einem dickeren Gate-Isolator, wodurch dieser Strom vermieden wird.  Die Reduzierung der Leckleistung unter Verwendung neuer Material- und Systemdesigns ist entscheidend f\u00fcr die Aufrechterhaltung der Skalierung des CMOS.[44]Eingangsschutz[edit]Parasit\u00e4re Transistoren, die der CMOS-Struktur inh\u00e4rent sind, k\u00f6nnen durch Eingangssignale au\u00dferhalb des normalen Betriebsbereichs, z. B. elektrostatische Entladungen oder Linienreflexionen, eingeschaltet werden.  Die resultierende Verriegelung kann das CMOS-Ger\u00e4t besch\u00e4digen oder zerst\u00f6ren.  Clamp-Dioden sind in CMOS-Schaltungen enthalten, um diese Signale zu verarbeiten.  In den Datenbl\u00e4ttern der Hersteller ist der maximal zul\u00e4ssige Strom angegeben, der durch die Dioden flie\u00dfen darf.Analoges CMOS[edit]Neben digitalen Anwendungen wird die CMOS-Technologie auch in analogen Anwendungen eingesetzt.  Beispielsweise sind auf dem Markt CMOS-Operationsverst\u00e4rker-ICs erh\u00e4ltlich.  \u00dcbertragungsgatter k\u00f6nnen als analoge Multiplexer anstelle von Signalrelais verwendet werden.  Die CMOS-Technologie wird auch h\u00e4ufig f\u00fcr HF-Schaltungen bis hin zu Mikrowellenfrequenzen in Mixed-Signal-Anwendungen (analog + digital) verwendet.[citation needed]RF CMOS[edit]HF-CMOS bezieht sich auf HF-Schaltungen (Hochfrequenzschaltungen), die auf der CMOS-Technologie f\u00fcr integrierte Schaltkreissignale basieren.  Sie sind in der drahtlosen Telekommunikationstechnologie weit verbreitet.  RF CMOS wurde von Asad Abidi w\u00e4hrend seiner Arbeit an der UCLA Ende der 1980er Jahre entwickelt.  Dies ver\u00e4nderte die Art und Weise, in der HF-Schaltungen entworfen wurden, und f\u00fchrte dazu, dass diskrete Bipolartransistoren durch integrierte CMOS-Schaltungen in Funk-Transceivern ersetzt wurden.[45]  Es erm\u00f6glichte hochentwickelte, kosteng\u00fcnstige und tragbare Endbenutzerterminals und f\u00fchrte zu kleinen, kosteng\u00fcnstigen, stromsparenden und tragbaren Einheiten f\u00fcr eine breite Palette von drahtlosen Kommunikationssystemen.  Dies erm\u00f6glichte die Kommunikation “jederzeit und \u00fcberall” und trug zur drahtlosen Revolution bei, die zu einem schnellen Wachstum der drahtlosen Industrie f\u00fchrte.[46]Die Basisbandprozessoren[47][48]  und Funk-Transceiver in allen modernen drahtlosen Netzwerkger\u00e4ten und Mobiltelefonen werden unter Verwendung von RF-CMOS-Ger\u00e4ten in Massenproduktion hergestellt.[45]  HF-CMOS-Schaltungen werden h\u00e4ufig zum Senden und Empfangen von Funksignalen in einer Vielzahl von Anwendungen verwendet, z. B. Satellitentechnologie (wie GPS), Bluetooth, Wi-Fi, Nahfeldkommunikation (NFC), Mobilfunknetze (wie 3G und) 4G), terrestrische Rundfunk- und Automobilradaranwendungen, unter anderem.[49]Beispiele f\u00fcr kommerzielle RF-CMOS-Chips sind das DECT-Schnurlostelefon von Intel und 802.11-Chips (Wi-Fi), die von Atheros und anderen Unternehmen entwickelt wurden.[50]  Kommerzielle RF-CMOS-Produkte werden auch f\u00fcr Bluetooth- und WLAN-Netzwerke verwendet.[51]  RF-CMOS wird auch in Funk-Transceivern f\u00fcr drahtlose Standards wie GSM, Wi-Fi und Bluetooth, Transceivern f\u00fcr mobile Netzwerke wie 3G und Remote-Einheiten in drahtlosen Sensornetzwerken (WSN) verwendet.[52]Die RF-CMOS-Technologie ist f\u00fcr die moderne drahtlose Kommunikation von entscheidender Bedeutung, einschlie\u00dflich drahtloser Netzwerke und mobiler Kommunikationsger\u00e4te.  Eines der Unternehmen, das die RF-CMOS-Technologie kommerzialisierte, war Infineon.  Seine Bulk-CMOS-HF-Schalter verkaufen sich \u00fcber 1 Milliarden Einheiten pro Jahr und erreicht eine kumulative 5 Milliarden Einheiten, ab 2018[update].[53]Temperaturbereich[edit]Herk\u00f6mmliche CMOS-Ger\u00e4te arbeiten in einem Bereich von \u201355 \u00b0 C bis +125 \u00b0 C.Bereits im August 2008 gab es theoretische Hinweise darauf, dass Silizium-CMOS bis zu \u2013233 \u00b0 C (40 K) arbeiten wird.[54]  Funktionstemperaturen nahe 40 K wurden seitdem mit \u00fcbertakteten AMD Phenom II-Prozessoren mit einer Kombination aus fl\u00fcssigem Stickstoff und fl\u00fcssiger Heliumk\u00fchlung erreicht.[55]Einzelelektronen-MOS-Transistoren[edit]Ultrakleine (L = 20 nm, W = 20 nm) MOSFETs erreichen die Einzelelektronengrenze, wenn sie bei kryogener Temperatur \u00fcber einen Bereich von \u2013269 \u00b0 C (4 K) bis etwa \u2013258 \u00b0 C (15 K) betrieben werden.  Der Transistor zeigt eine Coulomb-Blockade aufgrund der fortschreitenden Aufladung der Elektronen nacheinander.  Die Anzahl der im Kanal eingeschlossenen Elektronen wird von der Gatespannung ausgehend von einer Besetzung mit null Elektronen angetrieben und kann auf eins oder mehrere eingestellt werden.[56]Siehe auch[edit]Verweise[edit]^ “Was ist CMOS-Speicher?”. B\u00f6ser Sago. Archiviert vom Original am 26. September 2014.  Abgerufen 3. M\u00e4rz 2013.^ Voinigescu, Sorin (2013). Integrierte Hochfrequenzschaltungen.  Cambridge University Press.  p.  164. ISBN 9780521873024.^ Fairchild.  Anwendungshinweis 77.“CMOS, die ideale Logikfamilie” Archiviert 09.01.2015 an der Wayback-Maschine.  1983.^ “Intel\u00ae Architektur f\u00fchrt das Innovationsfeld der Mikroarchitektur an”. Intel. Archiviert vom Original am 29. Juni 2011.  Abgerufen 2. Mai 2018.^ Baker, R. Jacob (2008). CMOS: Schaltungsdesign, Layout und Simulation (Zweite Ausgabe).  Wiley-IEEE.  p.  xxix.  ISBN 978-0-470-22941-5.^ ein b c d e f G 1978: Doppelter CMOS-SRAM mit zwei Vertiefungen (Hitachi) (PDF). Semiconductor History Museum of Japan.  Archiviert von das Original (PDF) am 5. Juli 2019.  Abgerufen 5. Juli 2019.^ Higgins, Richard J. (1983). Elektronik mit digitalen und analogen integrierten Schaltkreisen.  Prentice-Hall.  p. 101.  ISBN 9780132507042. Der dominierende Unterschied ist die Leistung: CMOS-Gatter k\u00f6nnen etwa 100.000-mal weniger Leistung verbrauchen als ihre TTL-\u00c4quivalente!^ Stephens, Carlene;  Dennis, Maggie (2000). “Engineering Time: Die elektronische Armbanduhr erfinden” (PDF). Das britische Journal f\u00fcr Wissenschaftsgeschichte.  Cambridge University Press. 33 (4): 477\u2013497 (485).  doi:10.1017 \/ S0007087400004167.  ISSN 0007-0874.^ George Clifford, Sziklai (1953).  “Symmetrische Eigenschaften von Transistoren und ihre Anwendungen”. 41 (6).  IEEE: 717\u2013724. ^ Lojek, Bo (2007). Geschichte der Halbleitertechnik.  Springer Science & Business Media.  p.  162. ISBN 978-3540342588.^ Richard Ahrons (2012).  “Industrielle Forschung in Mikroschaltungen bei RCA: Die fr\u00fchen Jahre, 1953-1963”. 12 (1).  IEEE Annals of the History of Computing: 60\u201373. ^ “M\u00fcndliche Geschichte von Thomas (Tom) Stanley” (PDF).^ “IRE News und Radio Notes”. Verfahren des IRE. 42 (6): 1027\u20131043.  1954. doi:10.1109 \/ JRPROC.1954.274784.^ JT Wallmark;  SM Marcus (1959).  “Integrierte Ger\u00e4te mit direkt gekoppelter unipolarer Transistorlogik”. EC-8 (2).  IEEE. CS1-Wartung: Verwendet den Autorenparameter (Link)^ ein b c “1960: Demonstration eines Metalloxidhalbleitertransistors (MOS)”. Die Silicon Engine: Eine Zeitleiste von Halbleitern in Computern.  Computergeschichtliches Museum.  Abgerufen 31. August 2019.^ ein b Lojek, Bo (2007). Geschichte der Halbleitertechnik.  Springer Science & Business Media.  S. 321\u20133.  ISBN 9783540342588.^ Voinigescu, Sorin (2013). Integrierte Hochfrequenzschaltungen.  Cambridge University Press.  p.  164. ISBN 978-0521873024.^ Sah, Chih-Tang (Oktober 1988). “Entwicklung des MOS-Transistors von der Konzeption zum VLSI” (PDF). Verfahren des IEEE. 76 (10): 1280\u20131326 (1290).  Bibcode:1988IEEEP..76.1280S.  doi:10.1109 \/ 5.16328.  ISSN 0018-9219. Diejenigen von uns, die zwischen 1956 und 1960 in der Siliziummaterial- und Bauelementforschung t\u00e4tig waren, betrachteten diese erfolgreichen Bem\u00fchungen der von Atalla geleiteten Bell Labs-Gruppe zur Stabilisierung der Siliziumoberfl\u00e4che als den wichtigsten und bedeutendsten technologischen Fortschritt, der den Weg zur Silizium-Technologie f\u00fcr integrierte Schaltkreise ebnete Entwicklungen in der zweiten Phase und Massenproduktion in der dritten Phase.^ ein b “1963: Komplement\u00e4re MOS-Schaltungskonfiguration wird erfunden”. Computergeschichtliches Museum.  Abgerufen 6. Juli 2019.^ ein b Sah, Chih-Tang;  Wanlass, Frank (1963).  “Nanowatt-Logik unter Verwendung von Feldeffekt-Metalloxid-Halbleitertrioden”. 1963 IEEE International Solid-State Circuits Conference.  Zusammenfassung der technischen Dokumente. VI: 32\u201333.  doi:10.1109 \/ ISSCC.1963.1157450.^ Komplement\u00e4re Feldeffektschaltung mit geringer Standby-Leistung^ Lojek, Bo (2007). Geschichte der Halbleitertechnik.  Springer Science & Business Media.  p.  330. ISBN 9783540342588.^ Gilder, George (1990). Mikrokosmos: Die Quantenrevolution in Wirtschaft und Technologie.  Simon und Schuster.  pp. 144\u20135.  ISBN 9780671705923.^ 1972 bis 1973: CMOS-LSI-Schaltungen f\u00fcr Taschenrechner (Sharp und Toshiba) (PDF). Semiconductor History Museum of Japan.  Archiviert von das Original (PDF) am 06.07.2019.  Abgerufen 5. Juli 2019.^ “Anfang der 1970er Jahre: Entwicklung von CMOS-LSI-Schaltungen f\u00fcr Uhren” (PDF). Semiconductor History Museum of Japan.  Archiviert von das Original (PDF) am 6. Juli 2019.  Abgerufen 6. Juli 2019.^ ein b “Schildkr\u00f6te der Transistoren gewinnt das Rennen – CHM Revolution”. Computergeschichtliches Museum.  Abgerufen 22. Juli 2019.^ ein b c d Kuhn, Kelin (2018). “CMOS und dar\u00fcber hinaus CMOS: Skalierungsherausforderungen”. Materialien mit hoher Mobilit\u00e4t f\u00fcr CMOS-Anwendungen.  Woodhead Publishing.  p.  1. ISBN 9780081020623.^ “CDP 1800 \u03bcP im Handel erh\u00e4ltlich” (PDF). Microcomputer Digest. 2 (4): 1\u20133.  Oktober 1975.^ “Silicon Gate MOS 2102A”.  Intel.  Abgerufen 27. Juni 2019.^ ein b “Eine chronologische Liste der Intel-Produkte. Die Produkte sind nach Datum sortiert.” (PDF). Intel Museum.  Intel Corporation.  Juli 2005. Archiviert von das Original (PDF) am 9. August 2007.  Abgerufen 31. Juli 2007.^ Masuhara, Toshiaki;  Minato, Osamu;  Sasaki, Toshio;  Sakai, Yoshio;  Kubo, Masaharu;  Yasui, Tokumasa (Februar 1978).  “Ein statischer Hi-CMOS 4K-RAM mit hoher Geschwindigkeit und geringem Stromverbrauch”. 1978 IEEE International Solid-State Circuits Conference.  Zusammenfassung der technischen Dokumente. XXI: 110\u2013111.  doi:10.1109 \/ ISSCC.1978.1155749.  S2CID 30753823.^ Masuhara, Toshiaki;  Minato, Osamu;  Sakai, Yoshi;  Sasaki, Toshio;  Kubo, Masaharu;  Yasui, Tokumasa (September 1978). “Kurzkanal-Hi-CMOS-Ger\u00e4t und -Schaltungen”. ESSCIRC 78: 4. Europ\u00e4ische Konferenz f\u00fcr Festk\u00f6rperschaltungen – Zusammenfassung der technischen Dokumente: 131\u2013132.^ ein b Gealow, Jeffrey Carl (10. August 1990). “Einfluss der Verarbeitungstechnologie auf das Design von DRAM-Sense-Verst\u00e4rkern” (PDF). ADER.  Massachusetts Institute of Technology.  S. 149\u2013166.  Abgerufen 25. Juni 2019.^ ein b c “IEEE Andrew S. Grove Preistr\u00e4ger”. IEEE Andrew S. Grove Award.  Institut f\u00fcr Elektro- und Elektronikingenieure.  Abgerufen 4. Juli 2019.^ Davari, Bijan;  et al.  (1988).  “Eine leistungsstarke 0,25-Mikrometer-CMOS-Technologie”. Internationales Treffen f\u00fcr Elektronenger\u00e4te.  doi:10.1109 \/ IEDM.1988.32749.  S2CID 114078857.^ ein b “Erinnerung”. STOL (Halbleitertechnologie Online).  Abgerufen 25. Juni 2019.^ Sandhu, Gurtej;  Doan, Trung T. (22. August 2001). “Atomschicht-Dotierungsvorrichtung und -verfahren”. Google Patente.  Abgerufen 5. Juli 2019.^ “Toshiba und Sony machen gro\u00dfe Fortschritte in der Halbleiterprozesstechnologie”. Toshiba.  3. Dezember 2002.  Abgerufen 26. Juni 2019.^ “Ein Bannerjahr: TSMC-Jahresbericht 2004” (PDF).  TSMC.  Abgerufen 5. Juli 2019.^ “Global FinFET Technology Market 2024 Wachstumsanalyse nach Herstellern, Regionen, Typ und Anwendung, Prognoseanalyse”. Finanzielle Planung.  3. Juli 2019.  Abgerufen 6. Juli 2019.^ “Archivierte Kopie” (PDF).  Archiviert von das Original (PDF) am 09.12.2011.  Abgerufen 2011-11-25.CS1-Wartung: Archivierte Kopie als Titel (Link)^ ALH Mart\u00ednez, S. Khursheed und D. Rossi, “Nutzung von CMOS-Alterung f\u00fcr effizientes Mikroelektronikdesign”, 2020 IEEE 26. Internationales Symposium f\u00fcr Online-Tests und robustes Systemdesign (IOLTS)ieeexplore^ K. Moiseev, A. Kolodny und S. Wimer, “Timing-bewusste leistungsoptimale Ordnung von Signalen”, ACM-Transaktionen zur Entwurfsautomatisierung elektronischer Systeme, Band 13, Ausgabe 4, September 2008, ACM^ Ein guter \u00dcberblick \u00fcber Leckage- und Reduktionsmethoden wird im Buch erl\u00e4utert Leckage in Nanometer-CMOS-Technologien Archiviert 2011-12-02 an der Wayback-Maschine ISBN 0-387-25737-3.^ ein b O’Neill, A. (2008).  “Asad Abidi f\u00fcr die Arbeit in RF-CMOS anerkannt”. Newsletter der IEEE Solid-State Circuits Society. 13 (1): 57\u201358.  doi:10.1109 \/ N-SSC.2008.4785694.  ISSN 1098-4232.^ Daneshrad, Babal;  Eltawil, Ahmed M. (2002).  “Integrierte Schaltungstechnologien f\u00fcr die drahtlose Kommunikation”. Drahtlose Multimedia-Netzwerktechnologien.  Die internationale Reihe in Ingenieurwesen und Informatik.  Springer US. 524: 227\u2013244.  doi:10.1007 \/ 0-306-47330-5_13.  ISBN 0-7923-8633-7.^ Chen, Wai-Kai (2018). Das VLSI-Handbuch.  CRC Dr\u00fccken Sie.  S. 60\u20132.  ISBN 9781420005967.^ Morgado, Alonso;  R\u00edo, Roc\u00edo del;  Rosa, Jos\u00e9 M. de la (2011). Nanometer CMOS Sigma-Delta Modulatoren f\u00fcr Software Defined Radio.  Springer Science & Business Media.  p.  1. ISBN 9781461400370.^ Veendrick, Harry JM (2017). Nanometer-CMOS-ICs: Von den Grundlagen zu ASICs.  Springer.  p.  243. ISBN 9783319475974.^ Nathawad, L.;  Zargari, M.;  Samavati, H.;  Mehta, S.;  Kheirkhaki, A.;  Chen, P.;  Gong, K.;  Vakili-Amini, B.;  Hwang, J.;  Chen, M.;  Terrovitis, M.;  Kaczynski, B.;  Limotyrakis, S.;  Mack, M.;  Gan, H.;  Lee, M.;  Abdollahi-Alibeik, B.;  Baytekin, B.;  Onodera, K.;  Mendis, S.;  Chang, A.;  Jen, S.;  Su, D.;  Wooley, B. “20.2: Ein Dualband-CMOS-MIMO-Radio-SoC f\u00fcr IEEE 802.11n-WLAN” (PDF). IEEE Entity Web Hosting.  IEEE.  Abgerufen 22. Oktober 2016.^ Olstein, Katherine (Fr\u00fchjahr 2008).  “Abidi erh\u00e4lt IEEE Pederson Award auf der ISSCC 2008”. SSCC: Nachrichten der IEEE Solid-State Circuits Society. 13 (2): 12. doi:10.1109 \/ N-SSC.2008.4785734.  S2CID 30558989.^ Oliveira, Joao;  Goes, Jo\u00e3o (2012). Parametrische analoge Signalverst\u00e4rkung f\u00fcr nanoskalige CMOS-Technologien.  Springer Science & Business Media.  p.  7. ISBN 9781461416708.^ “Infineon erreicht Meilenstein f\u00fcr Bulk-CMOS-HF-Schalter”. EE Times.  20. November 2018.  Abgerufen 26. Oktober 2019.^ Edwards C, “Temperaturregelung”, Ingenieurwissenschaften 26. Juli – 8. August 2008, IET^ Moorhead, Patrick (15. Januar 2009). “Mit Drachen und Helium in der W\u00fcste von Las Vegas Rekorde brechen”.  blogs.amd.com\/patmoorhead.  Archiviert von das Original am 15. September 2010.  Abgerufen 18.09.2009.^ Prati, E.;  De Michielis, M.;  Belli, M.;  Cocco, S.;  Fanciulli, M.;  Kotekar-Patil, D.;  Ruoff, M.;  Kern, DP;  Wharam, DA;  Verduijn, J.;  Tettamanzi, GC;  Rogge, S.;  Roche, B.;  Wacquez, R.;  Jehl, X.;  Vinet, M.;  Sanquer, M. (2012).  “Wenige Elektronengrenze von n-Metalloxidhalbleiter-Einzelelektronentransistoren”. Nanotechnologie. 23 (21): 215204. arXiv:1203,4811.  Bibcode:2012Nanot..23u5204P.  doi:10.1088 \/ 0957-4484 \/ 23\/21\/215204.  PMID 22552118.  S2CID 206063658.Weiterf\u00fchrende Literatur[edit]Baker, R. Jacob (2010). CMOS: Schaltungsdesign, Layout und Simulation, dritte Ausgabe.  Wiley-IEEE.  p.  1174. ISBN 978-0-470-88132-3.Weste, Neil HE;  Harris, David M. (2010). CMOS VLSI Design: Eine Schaltungs- und Systemperspektive, 4. Auflage.  Boston: Pearson \/ Addison-Wesley.  p.  840. ISBN 978-0-321-54774-3.Veendrick, HJM (2017). Nanometer-CMOS-ICs: Von den Grundlagen zu ASICs.  Springer.  p.  770. doi:10.1007 \/ 978-3-319-47597-4.  ISBN 978-3-319-47595-0.Mead, Carver A. und Conway, Lynn (1980). Einf\u00fchrung in VLSI-Systeme.  Boston: Addison-Wesley.  ISBN 0-201-04358-0.CS1-Wartung: mehrere Namen: Autorenliste (Link)Externe Links[edit]Wikimedia Commons hat Medien im Zusammenhang mit CMOS.     (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4"},{"@context":"http:\/\/schema.org\/","@type":"BreadcrumbList","itemListElement":[{"@type":"ListItem","position":1,"item":{"@id":"https:\/\/wiki.edu.vn\/wiki20\/#breadcrumbitem","name":"Enzyklop\u00e4die"}},{"@type":"ListItem","position":2,"item":{"@id":"https:\/\/wiki.edu.vn\/wiki20\/2021\/01\/01\/cmos-wikipedia\/#breadcrumbitem","name":"CMOS – Wikipedia"}}]}]