Intel iAPX 432 – Wikipedia

Posted on by
before-content-x4

Intel iAPX 432
Intel-Logo (1968) .svg

Intel Corporation Logo, 1968–2006
Allgemeine Information
Gestartet Ende 1981
Abgesetzt ca. 1985
Gemeinsame Hersteller
Performance
Max. CPU-Taktrate 5 MHz bis 8 MHz

Das iAPX 432 (Intel Advanced Performance Architecture) ist eine eingestellte Computerarchitektur, die 1981 eingeführt wurde.[1][NB 1] Es war Intels erstes 32-Bit-Prozessordesign. Der Hauptprozessor der Architektur, der allgemeiner Datenprozessorwird aufgrund technischer Einschränkungen zu diesem Zeitpunkt als Satz von zwei separaten integrierten Schaltkreisen implementiert. Obwohl einige frühe 8086-, 80186- und 80286-basierte Systeme und Handbücher aus Marketinggründen auch das iAPX-Präfix verwendeten, sind die Prozessorlinien iAPX 432 und 8086 völlig getrennte Designs mit völlig unterschiedlichen Befehlssätzen.

Das Projekt begann 1975 als 8800 (nach dem 8008 und dem 8080) und sollte Intels Hauptdesign für die 1980er Jahre sein. Im Gegensatz zum 8086, der im folgenden Jahr als Nachfolger des 8080 entwickelt wurde, war der iAPX 432 eine radikale Abkehr von Intels früheren Designs, die für eine andere Marktnische gedacht waren und völlig unabhängig von den 8080- oder x86-Produktlinien waren.

Das iAPX 432-Projekt gilt als kommerzieller Misserfolg für Intel und wurde 1986 eingestellt.[1][3]

Beschreibung[edit]

Der iAPX 432 wurde als “Mikromainframe” bezeichnet, der vollständig in Hochsprachen programmiert werden konnte.[4][5] Die Befehlssatzarchitektur war ebenfalls völlig neu und eine signifikante Abweichung von den früheren 8008- und 8080-Prozessoren von Intel, da das iAPX 432-Programmiermodell eine Stapelmaschine ohne sichtbare Allzweckregister ist. Es unterstützt objektorientierte Programmierung,[5]Garbage Collection und Multitasking sowie konventionellere Speicherverwaltung direkt in Hardware und Mikrocode. Die direkte Unterstützung verschiedener Datenstrukturen soll auch die Implementierung moderner Betriebssysteme mit weitaus weniger Programmcode als bei normalen Prozessoren ermöglichen. Intel iMAX 432 ist ein eingestelltes Betriebssystem für das 432,[6] vollständig in Ada geschrieben, und Ada war auch die beabsichtigte Primärsprache für die Anwendungsprogrammierung. In einigen Aspekten kann es als eine Hochsprachen-Computerarchitektur angesehen werden.

Diese Eigenschaften und Merkmale führten zu einem Hardware- und Mikrocode-Design, das komplexer war als die meisten Prozessoren der Ära, insbesondere Mikroprozessoren. Interne und externe Busse sind jedoch (meistens) nicht breiter als 16-Bit, und genau wie bei anderen 32-Bit-Mikroprozessoren der damaligen Zeit (wie dem 68000 oder dem 32016) werden 32-Bit-Rechenanweisungen durch eine 16 implementiert -bit ALU, über Zufallslogik und Mikrocode oder andere Arten von sequentieller Logik. Der vergrößerte Adressraum des iAPX 432 gegenüber dem 8080 wurde auch dadurch eingeschränkt, dass lineare Adressierung Daten konnten immer noch nur 16-Bit-Offsets verwenden, ähnlich wie Intels erste 8086-basierte Designs, einschließlich des zeitgenössischen 80286 (die neuen 32-Bit-Segment-Offsets der 80386-Architektur wurden 1984 ausführlich beschrieben).[NB 2]

Mit der Halbleitertechnologie seiner Zeit konnten die Ingenieure von Intel das Design nicht in eine sehr effiziente erste Implementierung umsetzen. Zusammen mit dem Mangel an Optimierung in einem vorzeitigen Ada-Compiler trug dies zu ziemlich langsamen, aber teuren Computersystemen bei, die typische Benchmarks mit ungefähr 1/4 der Geschwindigkeit des neuen 80286-Chips bei derselben Taktfrequenz (Anfang 1982) durchführten.[7] Diese anfängliche Leistungslücke zur eher unauffälligen und preisgünstigen 8086-Linie war wahrscheinlich der Hauptgrund, warum Intels Plan, die letztere (später als x86 bekannt) durch die iAPX 432 zu ersetzen, gescheitert ist. Obwohl die Ingenieure Möglichkeiten zur Verbesserung des Designs der nächsten Generation sahen, war der iAPX 432 Fähigkeitsarchitektur wurde nun eher als Implementierungsaufwand denn als vereinfachende Unterstützung angesehen.[7]

Ursprünglich für Taktfrequenzen von bis zu 10 MHz konzipiert, wurden die tatsächlich verkauften Geräte für maximale Taktraten von 4 MHz, 5 MHz, 7 MHz und 8 MHz mit einer Spitzenleistung von 2 Millionen Befehlen pro Sekunde bei 8 MHz spezifiziert.[8][9]

Geschichte[edit]

Entwicklung[edit]

Das 432-Projekt von Intel begann 1975, ein Jahr nach Fertigstellung des 8-Bit-Intel 8080 und ein Jahr vor Beginn des 16-Bit-8086-Projekts. Das 432-Projekt wurde ursprünglich als benannt 8800,[5] als nächster Schritt über die vorhandenen Intel 8008- und 8080-Mikroprozessoren hinaus. Dies wurde ein sehr großer Schritt. Die Befehlssätze dieser 8-Bit-Prozessoren waren für typische Algol-ähnliche kompilierte Sprachen nicht sehr gut geeignet. Das Hauptproblem waren jedoch die kleinen nativen Adressierungsbereiche, nur 16 KB für 8008 und 64 KB für 8080, die für viele komplexe Softwaresysteme viel zu klein waren, ohne dass eine Art Bankwechsel, Speichersegmentierung oder ein ähnlicher Mechanismus (der in den 8086 integriert wurde) verwendet wurde einige Jahre später). Intel strebte nun an, ein ausgeklügeltes Komplettsystem mit wenigen LSI-Chips zu bauen, das funktional den besten 32-Bit-Minicomputern und Mainframes entspricht oder diese übertrifft und ganze Gehäuse älterer Chips benötigt. Dieses System würde Multiprozessoren, modulare Erweiterung, Fehlertoleranz, fortschrittliche Betriebssysteme, erweiterte Programmiersprachen, sehr große Anwendungen, extreme Zuverlässigkeit und extreme Sicherheit unterstützen. Seine Architektur würde die Bedürfnisse der Intel-Kunden für ein Jahrzehnt erfüllen.[10]

Das iAPX 432-Entwicklungsteam wurde von Bill Lattin mit Justin Rattner als leitendem Ingenieur geleitet[11][12][13] (obwohl eine Quelle[1] gibt an, dass Fred Pollack der leitende Ingenieur war). (Rattner wurde später CTO von Intel.) Zunächst arbeitete das Team von Santa Clara aus, doch im März 1977 zogen Lattin und sein Team von 17 Ingenieuren an den neuen Standort von Intel in Portland.[12] Pollack spezialisierte sich später auf Superskalarität und wurde der leitende Architekt des i686-Chips Intel Pentium Pro.[1]

Es wurde schnell klar, dass es mehrere Jahre dauern würde und viele Ingenieure, um all dies zu entwerfen. In ähnlicher Weise würde es mehrere Jahre dauern, bis das Mooresche Gesetz weitere Fortschritte erzielt, bevor eine verbesserte Chipherstellung all dies in ein paar dichte Chips integrieren könnte. In der Zwischenzeit benötigte Intel dringend ein einfacheres Zwischenprodukt, um der unmittelbaren Konkurrenz von Motorola, Zilog und National Semiconductor gerecht zu werden. Daher startete Intel ein überstürztes Projekt, um den 8086 unter Verwendung eines separaten Designteams als risikoarme inkrementelle Weiterentwicklung des 8080 zu entwickeln. Der Massenmarkt 8086 wurde 1978 ausgeliefert.

Der 8086 wurde so konzipiert, dass er abwärtskompatibel mit dem 8080 ist, da die 8080-Assemblersprache mithilfe eines speziellen Assemblers auf die 8086-Architektur abgebildet werden kann. Der vorhandene 8080-Assembly-Quellcode (wenn auch kein ausführbarer Code) wurde dadurch bis zu einem gewissen Grad aufwärtskompatibel mit dem neuen 8086 gemacht. Im Gegensatz dazu hatte der 432 keine Softwarekompatibilitäts- oder Migrationsanforderungen. Die Architekten hatten die völlige Freiheit, ein neuartiges Design von Grund auf neu zu erstellen, wobei sie die Techniken verwendeten, von denen sie vermuteten, dass sie für große Systeme und Software am besten geeignet sind. Sie verwendeten modische Informatikkonzepte von Universitäten, insbesondere Fähigkeitsmaschinen, objektorientierte Programmierung, hochrangige CISC-Maschinen, Ada und dicht codierte Anweisungen. Diese ehrgeizige Mischung neuartiger Funktionen machte den Chip größer und komplexer. Die Komplexität des Chips begrenzte die Taktrate und verlängerte den Entwurfsplan.

Der Kern des Designs – der Hauptprozessor – wurde als General Data Processor (BIP) und als zwei integrierte Schaltkreise aufgebaut: eine (die 43201) zum Abrufen und Decodieren von Anweisungen, die andere (die 43202), um sie auszuführen. Die meisten Systeme würden auch den 43203-Schnittstellenprozessor enthalten (IP), die als Kanalcontroller für E / A und als angeschlossener Prozessor (AP), ein herkömmlicher Intel 8086, der “Rechenleistung im E / A-Subsystem” bereitstellte.[4]

Dies waren einige der größten[clarification needed] Designs der Ära. Das BIP mit zwei Chips hatte zusammen eine Anzahl von ungefähr 97.000 Transistoren, während das IP mit einem Chip ungefähr 49.000 hatte. Zum Vergleich: Das 1979 eingeführte Motorola 68000 hatte ungefähr 40.000 Transistoren.[citation needed]

1983 veröffentlichte Intel zwei zusätzliche integrierte Schaltkreise für die iAPX 432 Interconnect Architecture: die 43204 Bus Interface Unit (BIU) und 43205 Speichersteuereinheit (MCU). Diese Chips ermöglichten nahezu leimlose Multiprozessorsysteme mit bis zu 63 Knoten.

Die Fehler des Projekts[edit]

Einige der innovativen Funktionen des iAPX 432 beeinträchtigten die gute Leistung. In vielen Fällen hatte der iAPX 432 einen deutlich langsameren Befehlsdurchsatz als herkömmliche Mikroprozessoren der damaligen Zeit, wie der National Semiconductor 32016, Motorola 68010 und Intel 80286. Ein Problem bestand darin, dass die Zwei-Chip-Implementierung des BIP ihn auf die Geschwindigkeit beschränkte der elektrischen Verkabelung des Motherboards. Ein größeres Problem war, dass die Fähigkeitsarchitektur große assoziative Caches benötigte, um effizient zu arbeiten, aber die Chips hatten keinen Platz mehr dafür. Der Befehlssatz verwendete auch bitausgerichtete Befehle mit variabler Länge anstelle der üblichen halbfesten Byte- oder wortausgerichteten Formate, die in den meisten Computerdesigns verwendet werden. Die Befehlsdecodierung war daher komplexer als bei anderen Designs. Obwohl dies die Leistung an sich nicht beeinträchtigte, wurden zusätzliche Transistoren (hauptsächlich für einen großen Barrel Shifter) in einem Design verwendet, dem bereits Platz und Transistoren für Caches, breitere Busse und andere leistungsorientierte Merkmale fehlten. Darüber hinaus wurde die BIU so konzipiert, dass fehlertolerante Systeme unterstützt werden. Dabei wurden bis zu 40% der Buszeit in Wartezuständen gehalten.

Ein weiteres großes Problem war der unreife und nicht abgestimmte Ada-Compiler. Es wurden in jedem Fall teure objektorientierte Anweisungen verwendet, anstatt der schnelleren skalaren Anweisungen, bei denen dies sinnvoll gewesen wäre. Zum Beispiel enthielt der iAPX 432 eine sehr teure Prozeduraufrufanweisung zwischen Modulen, die der Compiler für alle Aufrufe verwendete, obwohl es viel schnellere Verzweigungs- und Verbindungsanweisungen gab. Ein weiterer sehr langsamer Aufruf war enter_environment, mit dem der Speicherschutz eingerichtet wurde. Der Compiler führte dies für jede einzelne Variable im System aus, auch wenn Variablen in einer vorhandenen Umgebung verwendet wurden und nicht überprüft werden mussten. Um die Sache noch schlimmer zu machen, wurden Daten, die an und von Prozeduren übergeben wurden, immer eher als Wertrückgabe als als Referenz übergeben. Beim Ausführen des Dhrystone-Benchmarks dauerte das Übergeben von Parametern zehnmal länger als alle anderen Berechnungen zusammen.[14]

Laut dem New York Times“Das i432 lief 5 bis 10 Mal langsamer als sein Konkurrent, das Motorola 68000”.[15]

Impact und ähnliche Designs[edit]

Der iAPX 432 war eines der ersten Systeme, das den neuen IEEE-754-Standard für Gleitkomma-Arithmetik implementierte.[16]

Ein Ergebnis des Versagens des 432 war, dass Mikroprozessor-Designer zu dem Schluss kamen, dass die Objektunterstützung im Chip zu einem komplexen Design führt, das immer langsam abläuft, und das 432 wurde von Befürwortern von RISC-Designs häufig als Gegenbeispiel angeführt. Einige sind jedoch der Ansicht, dass die OO-Unterstützung beim 432 nicht das Hauptproblem war und dass die oben erwähnten Implementierungsmängel (insbesondere im Compiler) das CPU-Design verlangsamt hätten. Seit dem iAPX 432 gab es nur einen weiteren Versuch eines ähnlichen Designs, den Rekursiv-Prozessor, obwohl die Prozessunterstützung des INMOS Transputer ähnlich war – und sehr schnell.[citation needed]

Intel hatte viel Zeit, Geld und Mindshare für den 432 aufgewendet, hatte ein kompetentes Team, das sich ihm widmete, und wollte ihn nach seinem Scheitern auf dem Markt nicht ganz aufgeben. Ein neuer Architekt – Glenford Myers – wurde hinzugezogen, um eine völlig neue Architektur und Implementierung für den Kernprozessor zu erstellen, die in einem gemeinsamen Intel / Siemens-Projekt (später BiiN) erstellt werden sollte, was zu den Prozessoren der i960-Serie führte. Die i960 RISC-Untergruppe wurde eine Zeit lang auf dem Markt für eingebettete Prozessoren populär, aber der High-End-960MC und der Tagged-Memory 960MX wurden nur für militärische Anwendungen vermarktet.

Laut dem New York TimesDie Zusammenarbeit von Intel mit HP beim Merced-Prozessor (später bekannt als Itanium) war der Comeback-Versuch des Unternehmens für den High-End-Markt.[15]

Die Architektur[edit]

Die iAPX 432-Befehle hatten eine variable Länge zwischen 6 und 321 Bit.[17] Ungewöhnlich waren sie nicht byte-ausgerichtet.[5]

Objektorientiertes Gedächtnis und Fähigkeiten[edit]

Der iAPX 432 bietet Hardware- und Mikrocode-Unterstützung für objektorientierte Programmierung und funktionsbasierte Adressierung.[18] Das System verwendet einen segmentierten Speicher mit bis zu 224 Segmente mit jeweils bis zu 64 KB, die einen virtuellen Gesamtadressraum von 2 bereitstellen40 Bytes. Der physische Adressraum ist 224 Bytes (16 MB).

Programme können Daten oder Anweisungen nicht nach Adresse referenzieren. Stattdessen müssen sie ein Segment und einen Versatz innerhalb des Segments angeben. Segmente werden von Access Descriptors referenziert (ANZEIGEs), die einen Index in die Systemobjekttabelle und eine Reihe von Rechten (Funktionen) für den Zugriff auf dieses Segment bereitstellen. Segmente können “Zugriffssegmente” sein, die nur Zugriffsbeschreibungen enthalten können, oder “Datensegmente”, die keine ADs enthalten können. Die Hardware und der Mikrocode erzwingen streng die Unterscheidung zwischen Daten- und Zugriffssegmenten und ermöglichen es der Software nicht, Daten als Zugriffsbeschreibungen zu behandeln oder umgekehrt.

Systemdefinierte Objekte bestehen entweder aus einem einzelnen Zugriffssegment oder einem Zugriffssegment und einem Datensegment. Systemdefinierte Segmente enthalten Daten oder Zugriffsbeschreibungen für systemdefinierte Daten an festgelegten Offsets, obwohl das Betriebssystem oder die Anwendersoftware diese möglicherweise um zusätzliche Daten erweitern. Jedes Systemobjekt verfügt über ein Typfeld, das durch einen Mikrocode überprüft wird, sodass ein Portobjekt nicht verwendet werden kann, wenn ein Trägerobjekt benötigt wird. Das Benutzerprogramm kann neue Objekttypen definieren, die den vollen Nutzen aus der Überprüfung des Hardwaretyps durch die Verwendung von Typsteuerungsobjekten ziehen (TCO).

In Release 1 der iAPX 432-Architektur bestand ein systemdefiniertes Objekt normalerweise aus einem Zugriffssegment und optional (abhängig vom Objekttyp) aus einem Datensegment, das von einem Zugriffsdeskriptor mit einem festen Versatz innerhalb des Zugriffssegments angegeben wurde.

Bis Release 3 der Architektur wurden Zugriffssegmente und Datensegmente zur Verbesserung der Leistung zu einzelnen Segmenten von bis zu 128 kB zusammengefasst und in einen Zugriffsteil und einen Datenteil von jeweils 0 bis 64 KB aufgeteilt. Dadurch wurde die Anzahl der Objekttabellensuchen drastisch reduziert und der maximale virtuelle Adressraum verdoppelt.[19]

Der iAPX432 erkennt vierzehn vordefinierte Typen Systemobjekte::[20]::S. 1–11–1–12

  • Anweisungsobjekt enthält ausführbare Anweisungen
  • Domänenobjekt stellt ein Programmmodul dar und enthält Verweise auf Unterprogramme und Daten
  • Kontextobjekt repräsentiert den Kontext eines Prozesses in der Ausführung
  • Typdefinitionsobjekt repräsentiert einen softwaredefinierten Objekttyp
  • Typsteuerungsobjekt repräsentiert typspezifische Privilegien
  • Objekttabelle Identifiziert die Sammlung aktiver Objektdeskriptoren des Systems
  • Speicherressourcenobjekt stellt einen freien Speicherpool dar
  • physisches Speicherobjekt identifiziert freie Speicherblöcke im Speicher
  • Speicheranspruchsobjekt begrenzt den Speicher, der von allen zugeordneten Speicherressourcenobjekten zugewiesen werden kann
  • Objekt verarbeiten identifiziert einen laufenden Prozess
  • Port-Objekt stellt eine Port- und Nachrichtenwarteschlange für die Interprozesskommunikation dar
  • Träger Carrier transportieren Nachrichten zu und von Ports
  • Prozessor enthält Statusinformationen für einen Prozessor im System
  • Prozessorkommunikationsobjekt wird für die Interprozessorkommunikation verwendet

Müllabfuhr[edit]

Software, die auf dem 432 ausgeführt wird, muss Objekte, die nicht mehr benötigt werden, nicht explizit freigeben. Stattdessen implementiert der Mikrocode einen Teil des Markierungsabschnitts von Edsger Dijkstras On-the-Fly-Algorithmus für die parallele Speicherbereinigung (ein Mark-and-Sweep-Kollektor).[21] Die Einträge in der Systemobjekttabelle enthalten die Bits, mit denen jedes Objekt je nach Bedarf vom Kollektor als weiß, schwarz oder grau markiert wird. Das Betriebssystem iMAX 432 enthält den Softwareteil des Garbage Collector.[22]

Anweisungsformat[edit]

Ausführbare Anweisungen sind in einem System “Anweisungsobjekt” enthalten.[20]::S.7–3 Da Befehle bitausgerichtet sind, kann das Objekt durch eine 16-Bit-Bitverschiebung in das Befehlsobjekt bis zu 8192 Byte Befehle (65.536 Bit) enthalten.

Anweisungen bestehen aus einem Operator, bestehend aus a Klasse und ein Opcodeund null bis drei Operandenreferenzen. “Die Felder sind so organisiert, dass sie dem Prozessor Informationen in der für die Decodierung erforderlichen Reihenfolge präsentieren.” Häufiger verwendete Operatoren werden mit weniger Bits codiert.[20]::S.7–6 Der Befehl beginnt mit dem 4- oder 6-Bit-Klassenfeld, das die Anzahl der Operanden angibt, die als bezeichnet werden bestellen der Anweisung und die Länge jedes Operanden. Darauf folgt optional ein 0 bis 4 Bit Format Feld, das die Operanden beschreibt (wenn keine Operanden vorhanden sind, ist das Format nicht vorhanden). Dann kommen null bis drei Operanden, wie durch das Format beschrieben. Der Befehl wird gegebenenfalls durch den 0- bis 5-Bit-Opcode beendet (einige Klassen enthalten nur einen Befehl und haben daher keinen Opcode). “Das Feld Format ermöglicht es dem Programmierer, das BIP als Architektur mit null, einer, zwei oder drei Adressen anzuzeigen.” Das Formatfeld gibt an, dass ein Operand eine Datenreferenz oder das oberste oder oberste Element des Operandenstapels ist.[20]::S. 7–3–7–5

Siehe auch[edit]

  1. ^ Manchmal Intel Advanced Processor Architecture[2]
  2. ^ obwohl der 80386-Chip erst Mitte 1986 in Serie hergestellt wurde

Verweise[edit]

  1. ^ ein b c d Dvorak, John C. “Was ist mit dem Intel iAPX432 passiert?”. Abgerufen 19. Juli 2012.
  2. ^ Intel definieren: 25 Jahre / 25 Ereignisse (PDF). Intel. 1993. p. 14.
  3. ^ Smith, Eric. “Intel iAPX-432 Micromainframe”. Abgerufen 6. Dezember 2015.
  4. ^ ein b Intel Corporation (1981). Einführung in die iAPX 432-Architektur (PDF). S. iii.
  5. ^ ein b c d Stanley Mazor (Januar – März 2010). “Intels 8086”. IEEE-Annalen zur Geschichte des Rechnens. 32 (1): 75–79. doi:10.1109 / MAHC.2010.22.
  6. ^ Kahn, Kevin C.; Corwin, William M.; Dennis, T. Don; d’Hooge, Herman; Hubka, David E.; Hutchins, Linda A.; Montague, John T.; Pollack, Fred J. (Dezember 1981). “iMAX: Ein Multiprozessor-Betriebssystem für einen objektbasierten Computer” (PDF). ACM SIGOPS Betriebssystemüberprüfung. 15 (5): 127–136. doi:10.1145 / 800216.806601.
  7. ^ ein b Colwell, Robert; Gehringer, Edward (1988). “Leistungseffekte der architektonischen Komplexität im Intel 432” (PDF). Transaktionen auf Computersystemen. 6 (3): 296–339. doi:10.1145 / 45059.214411.
  8. ^ Intel iAPX-432 Micromainframe
  9. ^ Maliniak, Lisa (21. Oktober 2002). “Zehn bemerkenswerte Flops: Aus Fehlern lernen”. Elektronisches Design.
  10. ^ David King; Liang Zhou; Jon Bryson; David Dickson (15. April 1999). “Intel iAPX 432 – Informatik 460 – Abschlussprojekt”.
  11. ^ Mazor, Stanley (2010). “Intels 8086”. IEEE-Annalen zur Geschichte des Rechnens: 75.
  12. ^ ein b Heike Mayer (2012). Unternehmertum und Innovation in Regionen der zweiten Stufe. Edward Elgar Publishing. S. 100–101. ISBN 978-0-85793-869-5.
  13. ^ Intel definieren: 25 Jahre / 25 Ereignisse (PDF). Intel. 1993. p. 14.
  14. ^ Mark Smotherman, Übersicht über Intel 432
  15. ^ ein b John Markoff, In Intel reitet die Zukunft auf einem neuen Chip5. April 1998
  16. ^ Vickery, Christopher. “IEEE-754 Referenzmaterial”. Abgerufen 5. Dezember 2015.
  17. ^ Tadao Ichikawa; H. Tsubotani (1992). Spracharchitekturen und Programmierumgebungen. World Scientific. p. 127. ISBN 978-981-02-1012-0.
  18. ^ Levy, Henry M. (1984). “Kapitel 9: Der Intel iAPX 432” (PDF). Fähigkeitsbasierte Computersysteme. Digitalpresse.
  19. ^ Glenford J. Meyers (1982). “Abschnitt VI: Überblick über die Intel iAPX432-Architektur”. Fortschritte in der Computerarchitektur (2. Aufl.). Wiley. ISBN 978-0-471-07878-4.
  20. ^ ein b c d Intel Corporation (1983). iAPX432 ALLGEMEINES DATENVERFAHREN ARCHITEKTUR-REFERENZHANDBUCH (PDF). Abgerufen 16. November 2015.
  21. ^ Dijkstra, EW; Lamport, L.; Martin, AJ; Scholten, CS; Steffens, EFM (November 1978). “On-the-Fly-Müllabfuhr: eine Übung in Zusammenarbeit”. Mitteilungen der ACM. 21 (11): 966–975. doi:10.1145 / 359642.359655.
  22. ^ “iMAX 432 Referenzhandbuch” (PDF). Intel. Mai 1982.

Externe Links[edit]


after-content-x4