[{"@context":"http:\/\/schema.org\/","@type":"BlogPosting","@id":"https:\/\/wiki.edu.vn\/wiki5\/2020\/11\/27\/intel-iapx-432-wikipedia\/#BlogPosting","mainEntityOfPage":"https:\/\/wiki.edu.vn\/wiki5\/2020\/11\/27\/intel-iapx-432-wikipedia\/","headline":"Intel iAPX 432 – Wikipedia","name":"Intel iAPX 432 – Wikipedia","description":"before-content-x4 Intel iAPX 432 Intel Corporation Logo, 1968\u20132006 Allgemeine Information Gestartet Ende 1981 Abgesetzt ca. 1985 Gemeinsame Hersteller Performance Max.","datePublished":"2020-11-27","dateModified":"2020-11-27","author":{"@type":"Person","@id":"https:\/\/wiki.edu.vn\/wiki5\/author\/lordneo\/#Person","name":"lordneo","url":"https:\/\/wiki.edu.vn\/wiki5\/author\/lordneo\/","image":{"@type":"ImageObject","@id":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","url":"https:\/\/secure.gravatar.com\/avatar\/44a4cee54c4c053e967fe3e7d054edd4?s=96&d=mm&r=g","height":96,"width":96}},"publisher":{"@type":"Organization","name":"Enzyklop\u00e4die","logo":{"@type":"ImageObject","@id":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","url":"https:\/\/wiki.edu.vn\/wiki4\/wp-content\/uploads\/2023\/08\/download.jpg","width":600,"height":60}},"image":{"@type":"ImageObject","@id":"https:\/\/upload.wikimedia.org\/wikipedia\/commons\/thumb\/0\/0e\/Intel_logo_%281968%29.svg\/220px-Intel_logo_%281968%29.svg.png","url":"https:\/\/upload.wikimedia.org\/wikipedia\/commons\/thumb\/0\/0e\/Intel_logo_%281968%29.svg\/220px-Intel_logo_%281968%29.svg.png","height":"125","width":"220"},"url":"https:\/\/wiki.edu.vn\/wiki5\/2020\/11\/27\/intel-iapx-432-wikipedia\/","wordCount":6639,"articleBody":"     (adsbygoogle = window.adsbygoogle || []).push({});before-content-x4Intel iAPX 432Intel Corporation Logo, 1968\u20132006Allgemeine InformationGestartetEnde 1981Abgesetztca. 1985Gemeinsame HerstellerPerformanceMax.  CPU-Taktrate5 MHz bis 8 MHz  Das iAPX 432 (Intel Advanced Performance Architecture) ist eine eingestellte Computerarchitektur, die 1981 eingef\u00fchrt wurde.[1][NB 1]  Es war Intels erstes 32-Bit-Prozessordesign.  Der Hauptprozessor der Architektur, der allgemeiner Datenprozessorwird aufgrund technischer Einschr\u00e4nkungen zu diesem Zeitpunkt als Satz von zwei separaten integrierten Schaltkreisen implementiert.  Obwohl einige fr\u00fche 8086-, 80186- und 80286-basierte Systeme und Handb\u00fccher aus Marketinggr\u00fcnden auch das iAPX-Pr\u00e4fix verwendeten, sind die Prozessorlinien iAPX 432 und 8086 v\u00f6llig getrennte Designs mit v\u00f6llig unterschiedlichen Befehlss\u00e4tzen.Das Projekt begann 1975 als 8800 (nach dem 8008 und dem 8080) und sollte Intels Hauptdesign f\u00fcr die 1980er Jahre sein.  Im Gegensatz zum 8086, der im folgenden Jahr als Nachfolger des 8080 entwickelt wurde, war der iAPX 432 eine radikale Abkehr von Intels fr\u00fcheren Designs, die f\u00fcr eine andere Marktnische gedacht waren und v\u00f6llig unabh\u00e4ngig von den 8080- oder x86-Produktlinien waren.  Das iAPX 432-Projekt gilt als kommerzieller Misserfolg f\u00fcr Intel und wurde 1986 eingestellt.[1][3]Table of ContentsBeschreibung[edit]Geschichte[edit]Entwicklung[edit]Die Fehler des Projekts[edit]Impact und \u00e4hnliche Designs[edit]Die Architektur[edit]Objektorientiertes Ged\u00e4chtnis und F\u00e4higkeiten[edit]M\u00fcllabfuhr[edit]Anweisungsformat[edit]Siehe auch[edit]Verweise[edit]Externe Links[edit]Beschreibung[edit]Der iAPX 432 wurde als “Mikromainframe” bezeichnet, der vollst\u00e4ndig in Hochsprachen programmiert werden konnte.[4][5]  Die Befehlssatzarchitektur war ebenfalls v\u00f6llig neu und eine signifikante Abweichung von den fr\u00fcheren 8008- und 8080-Prozessoren von Intel, da das iAPX 432-Programmiermodell eine Stapelmaschine ohne sichtbare Allzweckregister ist.  Es unterst\u00fctzt objektorientierte Programmierung,[5]Garbage Collection und Multitasking sowie konventionellere Speicherverwaltung direkt in Hardware und Mikrocode.  Die direkte Unterst\u00fctzung verschiedener Datenstrukturen soll auch die Implementierung moderner Betriebssysteme mit weitaus weniger Programmcode als bei normalen Prozessoren erm\u00f6glichen.  Intel iMAX 432 ist ein eingestelltes Betriebssystem f\u00fcr das 432,[6]  vollst\u00e4ndig in Ada geschrieben, und Ada war auch die beabsichtigte Prim\u00e4rsprache f\u00fcr die Anwendungsprogrammierung.  In einigen Aspekten kann es als eine Hochsprachen-Computerarchitektur angesehen werden.Diese Eigenschaften und Merkmale f\u00fchrten zu einem Hardware- und Mikrocode-Design, das komplexer war als die meisten Prozessoren der \u00c4ra, insbesondere Mikroprozessoren.  Interne und externe Busse sind jedoch (meistens) nicht breiter als 16-Bit, und genau wie bei anderen 32-Bit-Mikroprozessoren der damaligen Zeit (wie dem 68000 oder dem 32016) werden 32-Bit-Rechenanweisungen durch eine 16 implementiert -bit ALU, \u00fcber Zufallslogik und Mikrocode oder andere Arten von sequentieller Logik.  Der vergr\u00f6\u00dferte Adressraum des iAPX 432 gegen\u00fcber dem 8080 wurde auch dadurch eingeschr\u00e4nkt, dass lineare Adressierung Daten konnten immer noch nur 16-Bit-Offsets verwenden, \u00e4hnlich wie Intels erste 8086-basierte Designs, einschlie\u00dflich des zeitgen\u00f6ssischen 80286 (die neuen 32-Bit-Segment-Offsets der 80386-Architektur wurden 1984 ausf\u00fchrlich beschrieben).[NB 2]  Mit der Halbleitertechnologie seiner Zeit konnten die Ingenieure von Intel das Design nicht in eine sehr effiziente erste Implementierung umsetzen.  Zusammen mit dem Mangel an Optimierung in einem vorzeitigen Ada-Compiler trug dies zu ziemlich langsamen, aber teuren Computersystemen bei, die typische Benchmarks mit ungef\u00e4hr 1\/4 der Geschwindigkeit des neuen 80286-Chips bei derselben Taktfrequenz (Anfang 1982) durchf\u00fchrten.[7]  Diese anf\u00e4ngliche Leistungsl\u00fccke zur eher unauff\u00e4lligen und preisg\u00fcnstigen 8086-Linie war wahrscheinlich der Hauptgrund, warum Intels Plan, die letztere (sp\u00e4ter als x86 bekannt) durch die iAPX 432 zu ersetzen, gescheitert ist.  Obwohl die Ingenieure M\u00f6glichkeiten zur Verbesserung des Designs der n\u00e4chsten Generation sahen, war der iAPX 432 F\u00e4higkeitsarchitektur wurde nun eher als Implementierungsaufwand denn als vereinfachende Unterst\u00fctzung angesehen.[7]Urspr\u00fcnglich f\u00fcr Taktfrequenzen von bis zu 10 MHz konzipiert, wurden die tats\u00e4chlich verkauften Ger\u00e4te f\u00fcr maximale Taktraten von 4 MHz, 5 MHz, 7 MHz und 8 MHz mit einer Spitzenleistung von 2 Millionen Befehlen pro Sekunde bei 8 MHz spezifiziert.[8][9]Geschichte[edit]Entwicklung[edit]Das 432-Projekt von Intel begann 1975, ein Jahr nach Fertigstellung des 8-Bit-Intel 8080 und ein Jahr vor Beginn des 16-Bit-8086-Projekts.  Das 432-Projekt wurde urspr\u00fcnglich als benannt 8800,[5]  als n\u00e4chster Schritt \u00fcber die vorhandenen Intel 8008- und 8080-Mikroprozessoren hinaus.  Dies wurde ein sehr gro\u00dfer Schritt.  Die Befehlss\u00e4tze dieser 8-Bit-Prozessoren waren f\u00fcr typische Algol-\u00e4hnliche kompilierte Sprachen nicht sehr gut geeignet.  Das Hauptproblem waren jedoch die kleinen nativen Adressierungsbereiche, nur 16 KB f\u00fcr 8008 und 64 KB f\u00fcr 8080, die f\u00fcr viele komplexe Softwaresysteme viel zu klein waren, ohne dass eine Art Bankwechsel, Speichersegmentierung oder ein \u00e4hnlicher Mechanismus (der in den 8086 integriert wurde) verwendet wurde einige Jahre sp\u00e4ter).  Intel strebte nun an, ein ausgekl\u00fcgeltes Komplettsystem mit wenigen LSI-Chips zu bauen, das funktional den besten 32-Bit-Minicomputern und Mainframes entspricht oder diese \u00fcbertrifft und ganze Geh\u00e4use \u00e4lterer Chips ben\u00f6tigt.  Dieses System w\u00fcrde Multiprozessoren, modulare Erweiterung, Fehlertoleranz, fortschrittliche Betriebssysteme, erweiterte Programmiersprachen, sehr gro\u00dfe Anwendungen, extreme Zuverl\u00e4ssigkeit und extreme Sicherheit unterst\u00fctzen.  Seine Architektur w\u00fcrde die Bed\u00fcrfnisse der Intel-Kunden f\u00fcr ein Jahrzehnt erf\u00fcllen.[10]Das iAPX 432-Entwicklungsteam wurde von Bill Lattin mit Justin Rattner als leitendem Ingenieur geleitet[11][12][13]  (obwohl eine Quelle[1]  gibt an, dass Fred Pollack der leitende Ingenieur war).  (Rattner wurde sp\u00e4ter CTO von Intel.) Zun\u00e4chst arbeitete das Team von Santa Clara aus, doch im M\u00e4rz 1977 zogen Lattin und sein Team von 17 Ingenieuren an den neuen Standort von Intel in Portland.[12]  Pollack spezialisierte sich sp\u00e4ter auf Superskalarit\u00e4t und wurde der leitende Architekt des i686-Chips Intel Pentium Pro.[1]Es wurde schnell klar, dass es mehrere Jahre dauern w\u00fcrde und viele Ingenieure, um all dies zu entwerfen.  In \u00e4hnlicher Weise w\u00fcrde es mehrere Jahre dauern, bis das Mooresche Gesetz weitere Fortschritte erzielt, bevor eine verbesserte Chipherstellung all dies in ein paar dichte Chips integrieren k\u00f6nnte.  In der Zwischenzeit ben\u00f6tigte Intel dringend ein einfacheres Zwischenprodukt, um der unmittelbaren Konkurrenz von Motorola, Zilog und National Semiconductor gerecht zu werden.  Daher startete Intel ein \u00fcberst\u00fcrztes Projekt, um den 8086 unter Verwendung eines separaten Designteams als risikoarme inkrementelle Weiterentwicklung des 8080 zu entwickeln.  Der Massenmarkt 8086 wurde 1978 ausgeliefert.Der 8086 wurde so konzipiert, dass er abw\u00e4rtskompatibel mit dem 8080 ist, da die 8080-Assemblersprache mithilfe eines speziellen Assemblers auf die 8086-Architektur abgebildet werden kann.  Der vorhandene 8080-Assembly-Quellcode (wenn auch kein ausf\u00fchrbarer Code) wurde dadurch bis zu einem gewissen Grad aufw\u00e4rtskompatibel mit dem neuen 8086 gemacht.  Im Gegensatz dazu hatte der 432 keine Softwarekompatibilit\u00e4ts- oder Migrationsanforderungen.  Die Architekten hatten die v\u00f6llige Freiheit, ein neuartiges Design von Grund auf neu zu erstellen, wobei sie die Techniken verwendeten, von denen sie vermuteten, dass sie f\u00fcr gro\u00dfe Systeme und Software am besten geeignet sind.  Sie verwendeten modische Informatikkonzepte von Universit\u00e4ten, insbesondere F\u00e4higkeitsmaschinen, objektorientierte Programmierung, hochrangige CISC-Maschinen, Ada und dicht codierte Anweisungen.  Diese ehrgeizige Mischung neuartiger Funktionen machte den Chip gr\u00f6\u00dfer und komplexer.  Die Komplexit\u00e4t des Chips begrenzte die Taktrate und verl\u00e4ngerte den Entwurfsplan.Der Kern des Designs – der Hauptprozessor – wurde als General Data Processor (BIP) und als zwei integrierte Schaltkreise aufgebaut: eine (die 43201) zum Abrufen und Decodieren von Anweisungen, die andere (die 43202), um sie auszuf\u00fchren.  Die meisten Systeme w\u00fcrden auch den 43203-Schnittstellenprozessor enthalten (IP), die als Kanalcontroller f\u00fcr E \/ A und als angeschlossener Prozessor (AP), ein herk\u00f6mmlicher Intel 8086, der “Rechenleistung im E \/ A-Subsystem” bereitstellte.[4]Dies waren einige der gr\u00f6\u00dften[clarification needed]  Designs der \u00c4ra.  Das BIP mit zwei Chips hatte zusammen eine Anzahl von ungef\u00e4hr 97.000 Transistoren, w\u00e4hrend das IP mit einem Chip ungef\u00e4hr 49.000 hatte.  Zum Vergleich: Das 1979 eingef\u00fchrte Motorola 68000 hatte ungef\u00e4hr 40.000 Transistoren.[citation needed]1983 ver\u00f6ffentlichte Intel zwei zus\u00e4tzliche integrierte Schaltkreise f\u00fcr die iAPX 432 Interconnect Architecture: die 43204 Bus Interface Unit (BIU) und 43205 Speichersteuereinheit (MCU).  Diese Chips erm\u00f6glichten nahezu leimlose Multiprozessorsysteme mit bis zu 63 Knoten.Die Fehler des Projekts[edit]Einige der innovativen Funktionen des iAPX 432 beeintr\u00e4chtigten die gute Leistung.  In vielen F\u00e4llen hatte der iAPX 432 einen deutlich langsameren Befehlsdurchsatz als herk\u00f6mmliche Mikroprozessoren der damaligen Zeit, wie der National Semiconductor 32016, Motorola 68010 und Intel 80286. Ein Problem bestand darin, dass die Zwei-Chip-Implementierung des BIP ihn auf die Geschwindigkeit beschr\u00e4nkte der elektrischen Verkabelung des Motherboards.  Ein gr\u00f6\u00dferes Problem war, dass die F\u00e4higkeitsarchitektur gro\u00dfe assoziative Caches ben\u00f6tigte, um effizient zu arbeiten, aber die Chips hatten keinen Platz mehr daf\u00fcr.  Der Befehlssatz verwendete auch bitausgerichtete Befehle mit variabler L\u00e4nge anstelle der \u00fcblichen halbfesten Byte- oder wortausgerichteten Formate, die in den meisten Computerdesigns verwendet werden.  Die Befehlsdecodierung war daher komplexer als bei anderen Designs.  Obwohl dies die Leistung an sich nicht beeintr\u00e4chtigte, wurden zus\u00e4tzliche Transistoren (haupts\u00e4chlich f\u00fcr einen gro\u00dfen Barrel Shifter) in einem Design verwendet, dem bereits Platz und Transistoren f\u00fcr Caches, breitere Busse und andere leistungsorientierte Merkmale fehlten.  Dar\u00fcber hinaus wurde die BIU so konzipiert, dass fehlertolerante Systeme unterst\u00fctzt werden. Dabei wurden bis zu 40% der Buszeit in Wartezust\u00e4nden gehalten.Ein weiteres gro\u00dfes Problem war der unreife und nicht abgestimmte Ada-Compiler.  Es wurden in jedem Fall teure objektorientierte Anweisungen verwendet, anstatt der schnelleren skalaren Anweisungen, bei denen dies sinnvoll gewesen w\u00e4re.  Zum Beispiel enthielt der iAPX 432 eine sehr teure Prozeduraufrufanweisung zwischen Modulen, die der Compiler f\u00fcr alle Aufrufe verwendete, obwohl es viel schnellere Verzweigungs- und Verbindungsanweisungen gab.  Ein weiterer sehr langsamer Aufruf war enter_environment, mit dem der Speicherschutz eingerichtet wurde.  Der Compiler f\u00fchrte dies f\u00fcr jede einzelne Variable im System aus, auch wenn Variablen in einer vorhandenen Umgebung verwendet wurden und nicht \u00fcberpr\u00fcft werden mussten.  Um die Sache noch schlimmer zu machen, wurden Daten, die an und von Prozeduren \u00fcbergeben wurden, immer eher als Wertr\u00fcckgabe als als Referenz \u00fcbergeben.  Beim Ausf\u00fchren des Dhrystone-Benchmarks dauerte das \u00dcbergeben von Parametern zehnmal l\u00e4nger als alle anderen Berechnungen zusammen.[14]Laut dem New York Times“Das i432 lief 5 bis 10 Mal langsamer als sein Konkurrent, das Motorola 68000”.[15]Impact und \u00e4hnliche Designs[edit]Der iAPX 432 war eines der ersten Systeme, das den neuen IEEE-754-Standard f\u00fcr Gleitkomma-Arithmetik implementierte.[16]Ein Ergebnis des Versagens des 432 war, dass Mikroprozessor-Designer zu dem Schluss kamen, dass die Objektunterst\u00fctzung im Chip zu einem komplexen Design f\u00fchrt, das immer langsam abl\u00e4uft, und das 432 wurde von Bef\u00fcrwortern von RISC-Designs h\u00e4ufig als Gegenbeispiel angef\u00fchrt.  Einige sind jedoch der Ansicht, dass die OO-Unterst\u00fctzung beim 432 nicht das Hauptproblem war und dass die oben erw\u00e4hnten Implementierungsm\u00e4ngel (insbesondere im Compiler) das CPU-Design verlangsamt h\u00e4tten.  Seit dem iAPX 432 gab es nur einen weiteren Versuch eines \u00e4hnlichen Designs, den Rekursiv-Prozessor, obwohl die Prozessunterst\u00fctzung des INMOS Transputer \u00e4hnlich war – und sehr schnell.[citation needed]Intel hatte viel Zeit, Geld und Mindshare f\u00fcr den 432 aufgewendet, hatte ein kompetentes Team, das sich ihm widmete, und wollte ihn nach seinem Scheitern auf dem Markt nicht ganz aufgeben.  Ein neuer Architekt – Glenford Myers – wurde hinzugezogen, um eine v\u00f6llig neue Architektur und Implementierung f\u00fcr den Kernprozessor zu erstellen, die in einem gemeinsamen Intel \/ Siemens-Projekt (sp\u00e4ter BiiN) erstellt werden sollte, was zu den Prozessoren der i960-Serie f\u00fchrte.  Die i960 RISC-Untergruppe wurde eine Zeit lang auf dem Markt f\u00fcr eingebettete Prozessoren popul\u00e4r, aber der High-End-960MC und der Tagged-Memory 960MX wurden nur f\u00fcr milit\u00e4rische Anwendungen vermarktet.Laut dem New York TimesDie Zusammenarbeit von Intel mit HP beim Merced-Prozessor (sp\u00e4ter bekannt als Itanium) war der Comeback-Versuch des Unternehmens f\u00fcr den High-End-Markt.[15]Die Architektur[edit]Die iAPX 432-Befehle hatten eine variable L\u00e4nge zwischen 6 und 321 Bit.[17]  Ungew\u00f6hnlich waren sie nicht byte-ausgerichtet.[5]Objektorientiertes Ged\u00e4chtnis und F\u00e4higkeiten[edit]Der iAPX 432 bietet Hardware- und Mikrocode-Unterst\u00fctzung f\u00fcr objektorientierte Programmierung und funktionsbasierte Adressierung.[18]  Das System verwendet einen segmentierten Speicher mit bis zu 224 Segmente mit jeweils bis zu 64 KB, die einen virtuellen Gesamtadressraum von 2 bereitstellen40 Bytes.  Der physische Adressraum ist 224 Bytes (16 MB).Programme k\u00f6nnen Daten oder Anweisungen nicht nach Adresse referenzieren.  Stattdessen m\u00fcssen sie ein Segment und einen Versatz innerhalb des Segments angeben.  Segmente werden von Access Descriptors referenziert (ANZEIGEs), die einen Index in die Systemobjekttabelle und eine Reihe von Rechten (Funktionen) f\u00fcr den Zugriff auf dieses Segment bereitstellen.  Segmente k\u00f6nnen “Zugriffssegmente” sein, die nur Zugriffsbeschreibungen enthalten k\u00f6nnen, oder “Datensegmente”, die keine ADs enthalten k\u00f6nnen.  Die Hardware und der Mikrocode erzwingen streng die Unterscheidung zwischen Daten- und Zugriffssegmenten und erm\u00f6glichen es der Software nicht, Daten als Zugriffsbeschreibungen zu behandeln oder umgekehrt.Systemdefinierte Objekte bestehen entweder aus einem einzelnen Zugriffssegment oder einem Zugriffssegment und einem Datensegment.  Systemdefinierte Segmente enthalten Daten oder Zugriffsbeschreibungen f\u00fcr systemdefinierte Daten an festgelegten Offsets, obwohl das Betriebssystem oder die Anwendersoftware diese m\u00f6glicherweise um zus\u00e4tzliche Daten erweitern.  Jedes Systemobjekt verf\u00fcgt \u00fcber ein Typfeld, das durch einen Mikrocode \u00fcberpr\u00fcft wird, sodass ein Portobjekt nicht verwendet werden kann, wenn ein Tr\u00e4gerobjekt ben\u00f6tigt wird.  Das Benutzerprogramm kann neue Objekttypen definieren, die den vollen Nutzen aus der \u00dcberpr\u00fcfung des Hardwaretyps durch die Verwendung von Typsteuerungsobjekten ziehen (TCO).In Release 1 der iAPX 432-Architektur bestand ein systemdefiniertes Objekt normalerweise aus einem Zugriffssegment und optional (abh\u00e4ngig vom Objekttyp) aus einem Datensegment, das von einem Zugriffsdeskriptor mit einem festen Versatz innerhalb des Zugriffssegments angegeben wurde.Bis Release 3 der Architektur wurden Zugriffssegmente und Datensegmente zur Verbesserung der Leistung zu einzelnen Segmenten von bis zu 128 kB zusammengefasst und in einen Zugriffsteil und einen Datenteil von jeweils 0 bis 64 KB aufgeteilt.  Dadurch wurde die Anzahl der Objekttabellensuchen drastisch reduziert und der maximale virtuelle Adressraum verdoppelt.[19]Der iAPX432 erkennt vierzehn vordefinierte Typen Systemobjekte::[20]::S. 1\u201311\u20131\u201312Anweisungsobjekt enth\u00e4lt ausf\u00fchrbare AnweisungenDom\u00e4nenobjekt stellt ein Programmmodul dar und enth\u00e4lt Verweise auf Unterprogramme und DatenKontextobjekt repr\u00e4sentiert den Kontext eines Prozesses in der Ausf\u00fchrungTypdefinitionsobjekt repr\u00e4sentiert einen softwaredefinierten ObjekttypTypsteuerungsobjekt repr\u00e4sentiert typspezifische PrivilegienObjekttabelle Identifiziert die Sammlung aktiver Objektdeskriptoren des SystemsSpeicherressourcenobjekt stellt einen freien Speicherpool darphysisches Speicherobjekt identifiziert freie Speicherbl\u00f6cke im SpeicherSpeicheranspruchsobjekt begrenzt den Speicher, der von allen zugeordneten Speicherressourcenobjekten zugewiesen werden kannObjekt verarbeiten identifiziert einen laufenden ProzessPort-Objekt stellt eine Port- und Nachrichtenwarteschlange f\u00fcr die Interprozesskommunikation darTr\u00e4ger Carrier transportieren Nachrichten zu und von PortsProzessor enth\u00e4lt Statusinformationen f\u00fcr einen Prozessor im SystemProzessorkommunikationsobjekt wird f\u00fcr die Interprozessorkommunikation verwendetM\u00fcllabfuhr[edit]Software, die auf dem 432 ausgef\u00fchrt wird, muss Objekte, die nicht mehr ben\u00f6tigt werden, nicht explizit freigeben.  Stattdessen implementiert der Mikrocode einen Teil des Markierungsabschnitts von Edsger Dijkstras On-the-Fly-Algorithmus f\u00fcr die parallele Speicherbereinigung (ein Mark-and-Sweep-Kollektor).[21]  Die Eintr\u00e4ge in der Systemobjekttabelle enthalten die Bits, mit denen jedes Objekt je nach Bedarf vom Kollektor als wei\u00df, schwarz oder grau markiert wird.  Das Betriebssystem iMAX 432 enth\u00e4lt den Softwareteil des Garbage Collector.[22]Anweisungsformat[edit]Ausf\u00fchrbare Anweisungen sind in einem System “Anweisungsobjekt” enthalten.[20]::S.7\u20133  Da Befehle bitausgerichtet sind, kann das Objekt durch eine 16-Bit-Bitverschiebung in das Befehlsobjekt bis zu 8192 Byte Befehle (65.536 Bit) enthalten.Anweisungen bestehen aus einem Operator, bestehend aus a Klasse und ein Opcodeund null bis drei Operandenreferenzen.  “Die Felder sind so organisiert, dass sie dem Prozessor Informationen in der f\u00fcr die Decodierung erforderlichen Reihenfolge pr\u00e4sentieren.”  H\u00e4ufiger verwendete Operatoren werden mit weniger Bits codiert.[20]::S.7\u20136  Der Befehl beginnt mit dem 4- oder 6-Bit-Klassenfeld, das die Anzahl der Operanden angibt, die als bezeichnet werden bestellen der Anweisung und die L\u00e4nge jedes Operanden.  Darauf folgt optional ein 0 bis 4 Bit Format Feld, das die Operanden beschreibt (wenn keine Operanden vorhanden sind, ist das Format nicht vorhanden).  Dann kommen null bis drei Operanden, wie durch das Format beschrieben.  Der Befehl wird gegebenenfalls durch den 0- bis 5-Bit-Opcode beendet (einige Klassen enthalten nur einen Befehl und haben daher keinen Opcode).  “Das Feld Format erm\u00f6glicht es dem Programmierer, das BIP als Architektur mit null, einer, zwei oder drei Adressen anzuzeigen.”  Das Formatfeld gibt an, dass ein Operand eine Datenreferenz oder das oberste oder oberste Element des Operandenstapels ist.[20]::S. 7\u20133\u20137\u20135Siehe auch[edit]^ Manchmal Intel Advanced Processor Architecture[2]^ obwohl der 80386-Chip erst Mitte 1986 in Serie hergestellt wurdeVerweise[edit]^ ein b c d Dvorak, John C. “Was ist mit dem Intel iAPX432 passiert?”.  Abgerufen 19. Juli 2012.^ Intel definieren: 25 Jahre \/ 25 Ereignisse (PDF).  Intel.  1993. p.  14.^ Smith, Eric. “Intel iAPX-432 Micromainframe”.  Abgerufen 6. Dezember 2015.^ ein b Intel Corporation (1981). Einf\u00fchrung in die iAPX 432-Architektur (PDF).  S. iii.^ ein b c d Stanley Mazor (Januar – M\u00e4rz 2010).  “Intels 8086”. IEEE-Annalen zur Geschichte des Rechnens. 32 (1): 75\u201379.  doi:10.1109 \/ MAHC.2010.22.^ Kahn, Kevin C.;  Corwin, William M.;  Dennis, T. Don;  d’Hooge, Herman;  Hubka, David E.;  Hutchins, Linda A.;  Montague, John T.;  Pollack, Fred J. (Dezember 1981). “iMAX: Ein Multiprozessor-Betriebssystem f\u00fcr einen objektbasierten Computer” (PDF). ACM SIGOPS Betriebssystem\u00fcberpr\u00fcfung. 15 (5): 127\u2013136.  doi:10.1145 \/ 800216.806601.^ ein b Colwell, Robert;  Gehringer, Edward (1988). “Leistungseffekte der architektonischen Komplexit\u00e4t im Intel 432” (PDF). Transaktionen auf Computersystemen. 6 (3): 296\u2013339.  doi:10.1145 \/ 45059.214411.^ Intel iAPX-432 Micromainframe^ Maliniak, Lisa (21. Oktober 2002). “Zehn bemerkenswerte Flops: Aus Fehlern lernen”.  Elektronisches Design.^ David King;  Liang Zhou;  Jon Bryson;  David Dickson (15. April 1999). “Intel iAPX 432 – Informatik 460 – Abschlussprojekt”.^ Mazor, Stanley (2010). “Intels 8086”. IEEE-Annalen zur Geschichte des Rechnens: 75.^ ein b Heike Mayer (2012). Unternehmertum und Innovation in Regionen der zweiten Stufe.  Edward Elgar Publishing.  S. 100\u2013101.  ISBN 978-0-85793-869-5.^ Intel definieren: 25 Jahre \/ 25 Ereignisse (PDF).  Intel.  1993. p.  14.^ Mark Smotherman, \u00dcbersicht \u00fcber Intel 432^ ein b John Markoff, In Intel reitet die Zukunft auf einem neuen Chip5. April 1998^ Vickery, Christopher. “IEEE-754 Referenzmaterial”.  Abgerufen 5. Dezember 2015.^ Tadao Ichikawa;  H. Tsubotani (1992). Spracharchitekturen und Programmierumgebungen.  World Scientific.  p.  127. ISBN 978-981-02-1012-0.^ Levy, Henry M. (1984). “Kapitel 9: Der Intel iAPX 432” (PDF). F\u00e4higkeitsbasierte Computersysteme.  Digitalpresse.^ Glenford J. Meyers (1982).  “Abschnitt VI: \u00dcberblick \u00fcber die Intel iAPX432-Architektur”. Fortschritte in der Computerarchitektur (2. Aufl.).  Wiley.  ISBN 978-0-471-07878-4.^ ein b c d Intel Corporation (1983). iAPX432 ALLGEMEINES DATENVERFAHREN ARCHITEKTUR-REFERENZHANDBUCH (PDF).  Abgerufen 16. November 2015.^ Dijkstra, EW;  Lamport, L.;  Martin, AJ;  Scholten, CS;  Steffens, EFM (November 1978).  “On-the-Fly-M\u00fcllabfuhr: eine \u00dcbung in Zusammenarbeit”. Mitteilungen der ACM. 21 (11): 966\u2013975.  doi:10.1145 \/ 359642.359655.^ “iMAX 432 Referenzhandbuch” (PDF).  Intel.  Mai 1982.Externe Links[edit]     (adsbygoogle = window.adsbygoogle || []).push({});after-content-x4"},{"@context":"http:\/\/schema.org\/","@type":"BreadcrumbList","itemListElement":[{"@type":"ListItem","position":1,"item":{"@id":"https:\/\/wiki.edu.vn\/wiki5\/#breadcrumbitem","name":"Enzyklop\u00e4die"}},{"@type":"ListItem","position":2,"item":{"@id":"https:\/\/wiki.edu.vn\/wiki5\/2020\/11\/27\/intel-iapx-432-wikipedia\/#breadcrumbitem","name":"Intel iAPX 432 – Wikipedia"}}]}]