HyperTransport – Wikipedia

Logo des HyperTransport-Konsortiums

HyperTransport ((HT), früher bekannt als Blitzdatentransport ((LDT) ist eine Technologie zur Verbindung von Computerprozessoren. Es handelt sich um eine bidirektionale serielle / parallele Punkt-zu-Punkt-Verbindung mit hoher Bandbreite und geringer Latenz, die am 2. April 2001 eingeführt wurde.^[1] Das HyperTransport-Konsortium ist verantwortlich für die Förderung und Entwicklung der HyperTransport-Technologie.

HyperTransport ist am besten als Systembusarchitektur von AMD-Zentraleinheiten (CPUs) von Athlon 64 über AMD FX und die zugehörigen Nvidia nForce-Motherboard-Chipsätze bekannt. HyperTransport wurde auch von IBM und Apple für die Power Mac G5-Maschinen sowie für eine Reihe moderner MIPS-Systeme verwendet.

Die aktuelle Spezifikation HTX 3.1 blieb für 2014 mit hoher Geschwindigkeit (2666 und 3200 MT / s oder etwa 10,4 GB / s und 12,8 GB / s) DDR4-RAM und langsamer (etwa 1 GB / s) wettbewerbsfähig [1] ähnlich der High-End-PCIe-SSD-ULLtraDIMM-Flash-RAM-Technologie^{[clarification needed]}– Ein größerer Bereich von RAM-Geschwindigkeiten auf einem gemeinsamen CPU-Bus als auf jedem Intel Front-Side-Bus. Intel-Technologien erfordern, dass jeder RAM-Geschwindigkeitsbereich über eine eigene Schnittstelle verfügt. Dies führt zu einem komplexeren Motherboard-Layout, jedoch mit weniger Engpässen. HTX 3.1 mit 26 GB / s kann als einheitlicher Bus für bis zu vier DDR4-Sticks dienen, die mit den schnellsten vorgeschlagenen Geschwindigkeiten ausgeführt werden. Darüber hinaus erfordert der DDR4-RAM möglicherweise zwei oder mehr HTX 3.1-Busse, die seinen Wert als einheitlicher Transport verringern.

Überblick[edit]

Links und Preise[edit]

HyperTransport gibt es in vier Versionen – 1.x, 2.0, 3.0 und 3.1 -, die von 200 MHz bis 3,2 GHz laufen. Es handelt sich auch um eine DDR- oder “Double Data Rate” -Verbindung, dh, es werden Daten sowohl an den ansteigenden als auch an den abfallenden Flanken des Taktsignals gesendet. Dies ermöglicht eine maximale Datenrate von 6400 MT / s bei 3,2 GHz. Die Betriebsfrequenz wird beim aktuellen Computing automatisch mit dem Motherboard-Chipsatz (North Bridge) ausgehandelt.

HyperTransport unterstützt eine automatisch ausgehandelte Bitbreite zwischen 2 und 32 Bit pro Verbindung. Pro HyperTransport-Bus gibt es zwei unidirektionale Verbindungen. Mit dem Aufkommen von Version 3.1, bei der vollständige 32-Bit-Verbindungen und die Betriebsfrequenz der vollständigen HyperTransport 3.1-Spezifikation verwendet werden, beträgt die theoretische Übertragungsrate 25,6 GB / s (3,2 GHz × 2 Übertragungen pro Taktzyklus × 32 Bit pro Verbindung) pro Richtung. oder ein aggregierter Durchsatz von 51,2 GB / s, wodurch er schneller als die meisten vorhandenen Busstandards für PC-Workstations und -Server sowie schneller als die meisten Busstandards für Hochleistungscomputer und -netzwerke ist.

Verbindungen unterschiedlicher Breite können in einer einzigen Systemkonfiguration wie bei einer 16-Bit-Verbindung zu einer anderen CPU und einer 8-Bit-Verbindung zu einem Peripheriegerät miteinander gemischt werden, was eine breitere Verbindung zwischen CPUs und eine Verbindung mit geringerer Bandbreite zu Peripheriegeräten ermöglicht wie angemessen. Es unterstützt auch die Aufteilung von Verbindungen, bei denen eine einzelne 16-Bit-Verbindung in zwei 8-Bit-Verbindungen unterteilt werden kann. Die Technologie hat aufgrund ihres geringeren Overheads typischerweise auch eine geringere Latenz als andere Lösungen.

Elektrisch ähnelt HyperTransport der Niederspannungs-Differenzsignalisierung (LVDS) bei 1,2 V.^[2] HyperTransport 2.0 hat die Deemphasis des Post-Cursor-Senders hinzugefügt. HyperTransport 3.0 fügte Verwürfelung und Empfängerphasenausrichtung sowie optionale Deemphasis von Sendervorläufern hinzu.

Paketorientiert[edit]

HyperTransport ist paketbasiert, wobei jedes Paket aus einem Satz von 32-Bit-Wörtern besteht, unabhängig von der physischen Breite der Verbindung. Das erste Wort in einem Paket enthält immer ein Befehlsfeld. Viele Pakete enthalten eine 40-Bit-Adresse. Ein zusätzliches 32-Bit-Steuerpaket wird vorangestellt, wenn eine 64-Bit-Adressierung erforderlich ist. Die Datennutzlast wird nach dem Steuerpaket gesendet. Übertragungen werden unabhängig von ihrer tatsächlichen Länge immer auf ein Vielfaches von 32 Bit aufgefüllt.

HyperTransport-Pakete treten in Segmenten, die als Bitzeiten bezeichnet werden, in die Verbindung ein. Die Anzahl der erforderlichen Bitzeiten hängt von der Verbindungsbreite ab. HyperTransport unterstützt auch Systemverwaltungsnachrichten, das Signalisieren von Interrupts, das Ausgeben von Tests an benachbarte Geräte oder Prozessoren, E / A-Transaktionen und allgemeine Datentransaktionen. Es werden zwei Arten von Schreibbefehlen unterstützt: gebucht und nicht gebucht. Gepostete Schreibvorgänge erfordern keine Antwort vom Ziel. Dies wird normalerweise für Geräte mit hoher Bandbreite verwendet, z. B. für einheitlichen Speicherzugriffsverkehr oder direkte Speicherzugriffsübertragungen. Nicht gepostete Schreibvorgänge erfordern eine Antwort des Empfängers in Form einer Antwort “Ziel erreicht”. Lesevorgänge erfordern auch eine Antwort, die die gelesenen Daten enthält. HyperTransport unterstützt das Bestellmodell für PCI-Verbraucher / Hersteller.

Power-verwaltet[edit]

HyperTransport erleichtert auch die Energieverwaltung, da es mit der Spezifikation für erweiterte Konfiguration und Stromschnittstelle kompatibel ist. Dies bedeutet, dass Änderungen der Prozessor-Ruhezustände (C-Zustände) Änderungen der Gerätezustände (D-Zustände) signalisieren können, z. B. das Ausschalten von Festplatten, wenn die CPU in den Ruhezustand wechselt. HyperTransport 3.0 hat weitere Funktionen hinzugefügt, mit denen ein zentraler Energieverwaltungscontroller Energieverwaltungsrichtlinien implementieren kann.

Anwendungen[edit]

Austausch des Bus auf der Vorderseite[edit]

Die Hauptanwendung für HyperTransport besteht darin, den von Intel definierten Front-Side-Bus zu ersetzen, der für jeden Intel-Prozessortyp unterschiedlich ist. Beispielsweise kann ein Pentium nicht direkt an einen PCI Express-Bus angeschlossen werden, sondern muss zuerst einen Adapter durchlaufen, um das System zu erweitern. Der proprietäre Front-Side-Bus muss über Adapter für die verschiedenen Standardbusse wie AGP oder PCI Express angeschlossen werden. Diese sind typischerweise in den jeweiligen Reglerfunktionen enthalten, nämlich der Nord brücke und Southbridge.

Im Gegensatz dazu ist HyperTransport eine offene Spezifikation, die von einem Konsortium aus mehreren Unternehmen veröffentlicht wird. Ein einzelner HyperTransport-Adapterchip funktioniert mit einem breiten Spektrum von HyperTransport-fähigen Mikroprozessoren.

AMD ersetzte den Front-Side-Bus in seinen Mikroprozessorfamilien Opteron, Athlon 64, Athlon II, Sempron 64, Turion 64, Phenom, Phenom II und FX mit HyperTransport.

Multiprozessor-Verbindung[edit]

Eine andere Verwendung für HyperTransport ist die Verbindung für NUMA-Multiprozessor-Computer. AMD verwendet HyperTransport mit einer proprietären Cache-Kohärenzerweiterung als Teil seiner Direct Connect-Architektur in seiner Prozessorreihe Opteron und Athlon 64 FX (DSDC-Architektur (Dual Socket Direct Connect)). Die HORUS-Verbindung von Newisys erweitert dieses Konzept auf größere Cluster. Das Aqua-Gerät von 3Leaf Systems virtualisiert und verbindet CPUs, Speicher und E / A.

Austausch des Routers oder Switch-Busses[edit]

HyperTransport kann auch als Bus in Routern und Switches verwendet werden. Router und Switches verfügen über mehrere Netzwerkschnittstellen und müssen Daten zwischen diesen Ports so schnell wie möglich weiterleiten. Beispielsweise benötigt ein Ethernet-Router mit vier Ports und 1000 Mbit / s eine interne Bandbreite von maximal 8000 Mbit / s (1000 Mbit / s × 4 Ports × 2 Richtungen) – HyperTransport überschreitet die für diese Anwendung erforderliche Bandbreite erheblich. Ein 10-Gbit-Router mit 4 + 1-Port würde jedoch 100 Gbit / s interne Bandbreite erfordern. Fügen Sie dazu 802.11ac 8-Antennen und den WiGig 60-GHz-Standard (802.11ad) hinzu, und HyperTransport wird praktikabler (mit 20 bis 24 Spuren, die für die erforderliche Bandbreite verwendet werden).

Co-Prozessor-Verbindung[edit]

Das Problem der Latenz und Bandbreite zwischen CPUs und Co-Prozessoren war normalerweise der größte Stolperstein für ihre praktische Implementierung. Es sind Co-Prozessoren wie FPGAs erschienen, die auf den HyperTransport-Bus zugreifen und in das Motherboard integriert werden können. FPGAs der aktuellen Generation beider Haupthersteller (Altera und Xilinx) unterstützen direkt die HyperTransport-Schnittstelle und verfügen über IP-Cores. Unternehmen wie XtremeData, Inc. und DRC verwenden diese FPGAs (im Fall von DRC Xilinx) und erstellen ein Modul, mit dem FPGAs direkt an den Opteron-Sockel angeschlossen werden können.

AMD startete am 21. September 2006 eine Initiative namens Torrenza, um die Verwendung von HyperTransport für Plug-In-Karten und Coprozessoren weiter zu fördern. Diese Initiative öffnete ihren “Socket F” für Plug-In-Boards wie die von XtremeData und DRC.

Add-On-Kartenanschluss (HTX und HTX3)[edit]

Anschlüsse von oben nach unten: HTX, PCI-Express für Riser-Karte, PCI-Express

Das HyperTransport-Konsortium hat eine Steckverbinderspezifikation veröffentlicht, die es einem Steckplatz-basierten Peripheriegerät ermöglicht, über eine HyperTransport-Schnittstelle eine direkte Verbindung zu einem Mikroprozessor herzustellen. Es ist bekannt als H.yperT.Transport eX.Villa (HTX). HTX verwendet eine umgekehrte Instanz desselben mechanischen Anschlusses wie ein 16-spuriger PCI-Express-Steckplatz (plus einen x1-Anschluss für Stromanschlüsse) und ermöglicht die Entwicklung von Einsteckkarten, die den direkten Zugriff auf eine CPU und DMA auf den System-RAM unterstützen. Die ursprüngliche Karte für diesen Steckplatz war der QLogic InfiniPath InfiniBand HCA. IBM und HP haben unter anderem HTX-kompatible Systeme veröffentlicht.

Der ursprüngliche HTX-Standard ist auf 16 Bit und 800 MHz begrenzt.^[3]

Im August 2008 veröffentlichte das HyperTransport-Konsortium HTX3, das die Taktrate von HTX auf 2,6 GHz (5,2 GT / s, 10,7 GTi, 5,2 echte GHz-Datenrate, 3 MT / s Bearbeitungsrate) erweitert und die Abwärtskompatibilität beibehält.^[4]

Testen[edit]

Der Teststecker “DUT”^[5] ist definiert, um eine standardisierte Verbindung von Funktionstestsystemen zu ermöglichen.

Unendlichkeitsstoff[edit]

Unendlichkeitsstoff (IF) ist eine Obermenge von HyperTransport, die AMD 2016 als Verbindung für seine GPUs und CPUs angekündigt hat. Es kann auch als Interchip Interconnect für die Kommunikation zwischen CPUs und GPUs (für die heterogene Systemarchitektur) verwendet werden Unendlichkeitsarchitektur.^[6][7][8] Das Unternehmen gab bekannt, dass das Infinity Fabric von 30 GB / s auf 512 GB / s skaliert und in Zen-basierten CPUs und Vega-GPUs verwendet werden soll, die später im Jahr 2017 veröffentlicht wurden.

Die “SDF” -Datenverbindungen werden mit der gleichen Frequenz wie der DRAM-Speichertakt (MEMCLK) ausgeführt. Dabei wurde beschlossen, die durch unterschiedliche Taktraten verursachte Latenz zu beseitigen. Durch die Verwendung eines schnelleren RAM-Moduls wird der gesamte Bus schneller. Die Verbindungen sind wie bei HT 32 Bit breit, es werden jedoch 8 Übertragungen pro Zyklus (128-Bit-Pakete) im Vergleich zu den ursprünglichen 2 durchgeführt. Elektrische Änderungen werden vorgenommen, um eine höhere Energieeffizienz zu erzielen.^[9]

Implementierungen[edit]

Frequenzangaben[edit]

* AMD Athlon 64, Athlon 64 FX, Athlon 64 X2, Athlon X2, Athlon II, Phenom, Phenom II, Sempron, Turion-Serie und später verwenden Sie eine 16-Bit-HyperTransport-Verbindung. AMD Athlon 64 FX (1207) und Opteron verwenden bis zu drei 16-Bit-HyperTransport-Links. Übliche Taktraten für diese Prozessorverbindungen sind 800 MHz bis 1 GHz (ältere Single- und Multi-Socket-Systeme bei 754/939/940-Verbindungen) und 1,6 GHz bis 2,0 GHz (neuere Single-Socket-Systeme bei AM2 + / AM3-Verbindungen – die meisten neueren CPUs mit 2.0 GHz). Während HyperTransport selbst Links mit einer Breite von 32 Bit unterstützt, wird diese Breite derzeit von keinem AMD-Prozessor verwendet. Einige Chipsätze verwenden jedoch nicht einmal die von den Prozessoren verwendete 16-Bit-Breite. Dazu gehören die Nvidia nForce3 150, die nForce3 Pro 150 und die ULi M1689, die eine 16-Bit-HyperTransport-Downstream-Verbindung verwenden, die HyperTransport-Upstream-Verbindung jedoch auf 8 Bit beschränken.

Es gab einige Marketing-Verwirrung zwischen der Verwendung von HT in Bezug auf H.yperT.Transport und die spätere Verwendung von HT um auf Intels Hyper-Threading-Funktion auf einigen Pentium 4-basierten und den neueren Intel Core-Mikroprozessoren auf Nehalem- und Westmere-Basis zu verweisen. Hyper-Threading ist offiziell bekannt als H.yper-T.hreading T.Echnologie (HTT) oder HT-Technologie. Aufgrund dieser Verwechslungsgefahr verwendet das HyperTransport-Konsortium immer das ausgeschriebene Formular “HyperTransport”.

Siehe auch[edit]

Verweise[edit]

Externe Links[edit]