視差プロペラ – ウィキペディア

before-content-x4

LQFPハウジングの視差プロペラ

視差プロペラ 2006年に導入されたマイクロコントローラーで、8つの独立して32ビットRISC-CPUコアがあります。メーカーの名前はP8X32Aです。家族の2番目のチップは2020年から利用可能です。 [初め]

after-content-x4

製品の背後にある考え方は、専門のIOコンポーネント(Timer、PWM、UART)の代わりに、カーネルの1つがこのタスクを引き受けることができるということです。

プログラムされています プロペラ 彼とアセンブラーのために特別に開発された高言語。ただし、ハイ言語スピンはマシンコードに翻訳されるのではなく、プロセッサ内のBYTECODインタープリターによって処理される中間コード(BYTECODE)に変換されます。統合開発環境として、「プロペラツール」は視差を無料で提供します。

プロセッサとプログラミング言語のスピン(コンパイラとバイトコードインタープリターを含む)の両方が、共同設立者であり今日の視差会長であるChip Graceryによって開発されました。

それまでの間、プロペラは、Basic、C、またはForthなどの他の言語でプログラムすることもできます。さまざまなコンパイラがフリーソフトウェアとして、および商用製品として存在します。

8つの32ビットコアのそれぞれも同様です 植物 説明されているのは、除算を直接サポートしない小学アルミニウムと、実行可能性コードとデータの両方を保存できる512 32ビット幅の長い単語(一緒に2 KIB)のRAMを持っています。したがって、自己修正コードが可能であるため、このオプションも使用されます。 (たとえば、スタックを必要としないサブルーチンを呼び出した後、リターンメカニズムを作成するために使用される命令により。)

さらに、各CPUコアは、すべてのI/Oピン(合計32)、2つの独立した構成可能なメーター(メーター、タイマー、または数値制御発振器として使用可能、またSigma Deltaプロセスに応じてアナログデジタルコンバーターとして使用可能)に排他的にアクセスし、Digital-Analog Converterを使用してDigital-Analog Converterを使用して(産物である)。 NTSCまたはPAL標準に従って、テレビのコンピューターディスプレイまたは複合信号)。

after-content-x4

使用されているリソースは64キブの記憶であり、その下半分はRAMとして設計されており、その上半分はローマとして設計されています。せいぜいそれを確保するために 植物 同時に、このメモリにアクセスすると、いわゆるラウンドロビンプロセスが使用されます。 植物 小さなタイムウィンドウの間に、次のメモリの前に共有されたメモリにアクセスすることができます 植物 そうです。これに関連して、このマルチプレクサは視差によっても使用されます ハブ 専用。

システムクロックは、内部で生成したり、外部から作成したりできます。チップに統合されたPLLクロックの倍数により、1、2、4、8、または16倍に増加させることができます。

PLLのマルチプライケーター値は、実行時に変更でき、エネルギー効率を向上させることができます。たとえば、タイミングの理由に必要な長い待ち時間が指示なしに挿入される前に、乗数を減らすことができます。その後、乗数を再度増加させることができます。したがって、プロセッサはより少ないエネルギーを吸収します。ただし、このテクノロジーの適用は、すべてのCOGには共通のクロックがあるため、他のCOGタイミング依存コードが実行されない状況に限定されます(そのコードがそのような変更に対処するように設計されていない限り)。

スピンインタープレーターとブートローダーに加えて、いくつかのデータは、数学の計算やオーディオおよびビデオアプリケーションに特に役立つ内蔵ローマに保存されています。

  • 画面出力用のビットマップフォント設定
  • 対数表(ベース2、2048エントリ)
  • コンバージョンのための抗糖尿病表(ベース2、2048エントリ)
  • サインテーブル(16ビット、2049エントリ)

視差プロペラは、40ピンのディップデザイン、44ピンQFP、または特にスペースを節約するQFNで利用できます。ディップデザインは、単純な取り扱いにより、趣味のユーザーに特に人気があります。

プロペラは、開始時に外部シリアルEEPROMからプログラムをロードでき、ボートプロセスを完了した後、このメモリは他のタスク(測定値の保存など)に使用できます。

プロペラのハードウェアは、GPLの下でVerilogソースとして公開されました。 [2] ROMコードは、コメントされたソーステキストとしても公開されました。 [3] したがって、プロセッサ全体をFPGAで理解できる方法で再現できます。

P2の設計も公開されているため、チップを事前にテストし、改善の提案に貢献できます。

  • シェーンエイブリー、チップグレイシー、ヴァーングラナー: マルチコアプロペラマイクロコントローラーのプログラミングとカスタマイズ – 公式ガイド 。 McGraw-Hill、New York 2010、ISBN 978-07-166450-9(英語)。

メーカーページ:

ダウンロードページ:

関連リンク:

  1. [初め]
  2. Parallax.com 記念 オリジナル 2014年8月13日から インターネットアーカイブ )) 情報: アーカイブリンクは自動的に使用されており、まだチェックされていません。指示に従ってオリジナルとアーカイブのリンクを確認してから、このメモを削除してください。 @初め @2 テンプレート:webachiv/iabot/www.parallax.com
  3. アーカイブコピー 記念 オリジナル 2014年8月26日から インターネットアーカイブ )) 情報: アーカイブリンクは自動的に使用されており、まだチェックされていません。指示に従ってオリジナルとアーカイブのリンクを確認してから、このメモを削除してください。 @初め @2 テンプレート:webachiv/iabot/forum.parallax.com
after-content-x4