DLXプロセッサウィキペディア

Posted on by
before-content-x4

DLXマイクロプロセッサ （期限切れ：デラックス [初め] ）は、John L. HennessyとDavid A. Patterson（MIPSとBerkeley-Risc Architectureの元のデザイナー）によって開発された仮想プロセッサアーキテクチャです。彼は本で予約されました、それは両方によって一緒に書かれました コンピューターアーキテクチャ：定量的アプローチ 提示。 DLXプロセッサはRISCコマンドで制御されており、32のレジスタがあります。異なるパイプラインレベルをグラフィカルに表現し、アセンブラーコマンドを解釈するDLXシミュレーターがあります。これは、ハードウェア関連プログラミングに関する講義の一部の大学で使用されます。

after-content-x4

DLXプロセッサのパイプラインは、5つの段階で構成されています。

  1. 命令フェッチ（if）：コマンドをコマンドバッファーにロードする、カウンターの増加。
  2. Instructance Decode（ID）：プロセッサ – 内部制御信号の作成、レジスタからのオペランドの提供。
  3. execute（ex）：ALUには、操作、読み込み/メモリコマンドの効果的なアドレスの計算があります。
  4. メモリアクセス（MEMまたはMA）：ロード/メモリコマンドのメモリアクセスの実装。他のコマンドはこのフェーズを受動的に通過します。
  5. 書き込み（WB）：レジスタでの操作結果の書き込み。結果のないコマンドは、このフェーズを受動的に通過します。

DLXパイプラインのデザインは、ライティング後の読み取りの外観を防ぎます （読んだ後に書く） 書き込み後の紛争 （書き込み後に書く） 。対立を書いた後に読む （書き込み後に読む） しかし、防止されていません。

  • R0ゼロ;変更不可
  • R1はアセンブラー用に予約されています
  • R2-R3関数の戻り値
  • R4-R7関数パラメーター
  • R8-R15任意
  • R16-R23 RegisterVariablen
  • R24-R25任意
  • R26-R27オペレーティングシステム用に予約されています
  • R28グローバルポインター
  • R29 Stackpointer
  • R30 RegisterVariable
  • R31アドレス

DLXコマンドは常に32ビットの長さです。異なるコマンド形式は、32ビットコマンドのフィールドへの分布を定義します。 3つの形式すべてについて、最初の6ビットは常にオペコードです。

i-format（即時） [ 編集 | ソーステキストを編集します ]

この形式のコマンドは、ロード/ストア命令、算術コマンド、または条件/無条件ジャンプです。命令は、ソースレジスタRS1とターゲットレジスタで構成されています。

Befehlsformat der DLX Architektur, Typ I

例コマンド：LW、SW、Jalr

r-format（登録） [ 編集 | ソーステキストを編集します ]

この形式は、レジスタで操作を実行するために使用され、ソースレジスタRS1とRS2はレジスタアルミニウム操作FUNCで実行され、結果はRDレジスタに保存されます。

after-content-x4

Befehlsformat der DLX Architektur, Typ R

順序の例：slt、add、sub、sub

j-format（ジャンプ） [ 編集 | ソーステキストを編集します ]

この形式のコマンドはジャンプコマンドです。 （dist）は単純にコマンドメーターに追加されます。

Befehlsformat der DLX Architektur, Typ J

コマンドの例：J、Jal

Floating PointコマンドなしでDLXコマンドから抽出します。 

指示の意味の意味
LB / LH / LW R1、VAL（R2）ロードバイト /ロードハーフワード /ロードワード
LBU / LHU R1、VAL（R2）ロードバイトunsigned / Load Half Worls unsigned
SB / SH / SW VAL（R2）、R1ストアバイト /ストアハーフワード /ストアワード
LHI R1、＃val Load Highがすぐに
追加 /サブR1、R2、R3追加 /減算
addu / subu r1、r2、r3 unsigned / subtract unsignedを追加する
addi / subi r1、r2、＃val intime intight / sptraction
addui / subui r1、r2、＃valは即時unsignedを追加 /即時符号なし
および /または / XOR R1、R2、R3および /または /排他的または
andi / ori / xori r1、r2、＃valおよび即時 /または即時 /排他的または即時
SLL / SRL / SRA R1、R2、R3シフト左論理 /シフト右論理 /シフト右算術
slli / srli / srai R1、R2、＃val Shift-左ログ。 /右ログ。 /右算術-immediate
SLT / SLE / SEQ R1、R2、R3セット -  /等または等等
slti / slei / seqi r1、r2、＃val set- equimmediate
SGT / SGE / SNE R1、R2、R3セット - 等しい /等しい /等しい
sgti / sgei / snei r1、r2、＃valセット
beqz / bnez r4、name branch equal zero / branchは等しいゼロではない
J名ジャンプ
JR R5ジャンプレジスタ
JAL名ジャンプとリンク（R31で返信アドレスを保存）
JALR R5ジャンプアンドリンクレジスタ（R31で返信アドレスを保存）
Val：16ビットWert Als Adress-Offset Oder即時ワート
名前：16 Oder 26ビットAdress-Distanz
  • フィリップ・セーラー、デビッド・カエリ： DLX命令セットアーキテクチャハンドブック。 、Morgan Kaufmann、San Francisco 1996、ISBN 1-55860-371-9。 （Engl。）
  • ジョン・ヘネシー、デビッド・パターソン： コンピュータアーキテクチャ。定量的アプローチ。 、第3版、モーガンカウフマン、サンフランシスコ2003、ISBN 1-55860-724-2（英語）
  • uwe brinkschulte、theo ungerer： マイクロコントローラーおよびマイクロプロセッサ 、Springer-Verlag、Berlin 2007、ISBN 978-3-540-46801-1、49ページ。
  1. ↑ Yuri Silc、Borut Robic、Theo Ungere： プロセッサアーキテクチャ：データフローからスーパースカラーなど 。 ed。：Springer Science＆Business Media。 2012年、ISBN 3-642-58589-2、 S. 19 。

after-content-x4